[发明专利]用于复制源数据从而实现对源数据的并行处理的方法和系统

说明书

背景技术

某些启用视频的计算机系统可使用多个处理线程，以便实现更快速的视频处理。为了实现由可在计算机系统中实现不同视频处理算法的多个处理线程对同一源数据进行并行处理，可分别在分配给多个处理器线程的多个缓冲器中复制源数据。以此方式，每个处理线程可在不干扰任意其他处理线程使用源数据的情况下处理该源数据。

将源数据复制到多个缓冲器中可涉及计算机系统的中央处理单元(CPU)从存储器读取该源数据并且然后将该源数据写入多个缓冲器。在视频处理中，例如，当视频帧数据从视频文件或外部设备(诸如相机)加载到帧缓冲器中时，针对每个被加载的视频帧，CPU可从帧缓冲器读取帧数据并且然后将帧数据写入多个缓冲器。因此，视频的并行处理可要求CPU为每个帧执行读/写操作。执行这种读/写操作可降低并行处理计算系统的整体性能。

附图说明

通过阅读以下说明书和所附权利要求书并且通过参考以下附图，本发明实施例的各种优点将对本领域普通技术人员将变得明显，在附图中：

图1是根据实施例示出被配置成用于减少读/写操作的示例系统的框图；

图2A和图2B根据实施例示出分别由图1的示例系统的存储器控制器和处理器执行的示例进程；

图3是示出本公开的示例系统的框图；以及

图4是示出示例小形状因数设备的框图，图3中系统的组件可在该设备中实现。

具体实施方式

本公开的不同实现提供了用于减少由CPU执行以便复制源数据从而实现对源数据的并行处理的读写操作的数量的方法及装置。

图1示出用于减少由CPU执行的读写操作的数量的示例系统100，其中，源数据被复制，以便实现对源数据的并行处理。系统100可包括通过CPU总线120耦合到总线控制器110的处理器105。在某些实现方式中，系统100可包括多个处理器。总线控制器110可包括存储器控制器115。在某些实现方式中，存储器控制器115可位于总线控制器110的外部。存储器控制器115可通过存储器总线130将处理器105接口到系统存储器125。系统存储器125可由被存储器控制器115访问的动态随机存取存储器(DRAM)模块组成。在某些实现方式中，如以下更详细描述的，系统存储器125可包括用于存储将被第一处理线程处理的数据的第一缓冲器126以及用于存储分别由一个或多个其他处理线程处理的第一缓冲器126中所存储的相同数据的一个或多个复制缓冲器127(1)...127(n)。在某些实现方式中，如以下更详细描述的，存储器控制器115还包括用于存储第一缓冲器126的地址和一个或多个复制缓冲器127(1)...127(n)的地址的寄存器112，以及用于存储复制缓冲器位以便指示是否应当将存储在第一缓冲器126中的数据分别复制到一个或多个复制缓冲器127(1)...127(n)中的寄存器114。

在某些实现方式中，系统存储器125可存储将被处理器105执行的信息和指令。具体而言，系统存储器125可存储当被处理器105执行时致使处理器105执行参照图2B所描述的过程的指令。系统存储器125还可存储将被处理器105访问以便执行一个或多个处理器线程的数据。在某些实现方式中，系统存储器125可存储像素，这些像素是从数据源135接收的要被处理器105执行的一个或多个图像帧的部分。在某些实现方式中，图形处理器可处理存储在第一缓冲器126和一个或多个复制缓冲器127(1)...127(n)中的帧数据。

为了减少由处理器105执行以便复制源数据从而实现对源数据的并行处理的读/写操作的数量，存储器控制器115可被配置成用于将写入第一缓冲器126的数据分别复制到分配给一个或多个处理线程的一个或多个复制缓冲器127(1)...127(n)。在某些实现方式中，一个或多个复制缓冲器127(1)...127(n)是专用缓冲器。附加地，第一缓冲器126和一个或多个复制缓冲器127(1)...127(n)的地址可被存储在存储器控制器115的寄存器112中。在某些实现中，当处理线程分配缓冲器以便存储并处理存储在第一缓冲器126中的数据时，处理线程将其缓冲器的地址写入寄存器112。因此，当存储器控制器115接收到将数据写入第一缓冲器126的命令时，存储器控制器115自动地将写入第一缓冲器126的数据复制到具有存储在寄存器112中的地址的复制缓冲器，而不使用处理器105。因此，与现有系统不同，为了将源数据复制到多个缓冲器以便实现对源数据的并行处理，所示出的处理器105不从第一地址126读取源数据并且然后将源数据写入复制缓冲器127(1)...127(n)。