[发明专利]低电压、低功率带隙电路

权利要求书

1.一种用于生成带隙电压的带隙电压生成电路，所述电路包括：

运算放大器，具有两个输入和输出；

电流镜电路，具有至少两个并联电流路径；所述电流路径中的每一个由来自所述运算放大器的所述输出控制；

所述电流路径中的一个被耦合至到运算放大器的所述两个输入中的一个；以及

电阻器除法电路，被连接到所述另一电流路径，所述电阻器除法电路提供所述带隙电压。

2.权利要求1的电压生成电路，其中，所述两个电流路径中的每一个具有控制源极与漏极之间的电流的PMOS晶体管，并且其栅极被耦合到运算放大器的输出。

3.权利要求1的电压生成电路，其中，所述两个电流路径中的所述一个具有两个并联子路径，并且每个子路径被连接到运算放大器的两个输入中的不同的一个。

4.权利要求3的电压生成电路，其中，所述子路径中的一个具有连接在子路径中的电阻器。

5.权利要求3的电压生成电路，其中，所述电阻器除法电路包括在节点处串联连接的第一电阻器和第二电阻器，并且所述节点提供带隙电压。

6.权利要求5的电压生成电路，其中，所述第一电阻器和第二电阻器具有基本上相等的电阻值。

7.权利要求4的电压生成电路，其中，每个电流路径包括控制源极与漏极之间的电流的PMOS晶体管，并且其栅极被耦合到运算放大器的输出；

双极晶体管，具有与PMOS晶体管的源极/漏极串联连接的发射极/集电极。

8.权利要求7的电压生成电路，其中，子路径中的每个具有电流源。

9.权利要求8的电压生成电路，其中，每个子路径中的电流源包括并联连接的PMOS晶体管和原生MOS晶体管。

10.权利要求9的电压生成电路，其中，所述PMOS晶体管和原生NMOS晶体管中的每一个具有栅极，该栅极具有控制偏置以模拟预定电阻值。

11.权利要求8的电压生成电路，其中，每个子路径中的电流源包括电阻器。

12.权利要求7的电压生成电路，其中，子路径中的每个被连接至到运算放大器的两个输入中的一个。

13.权利要求1的电压生成电路，还包括与电阻器除法电路并联连接的双极晶体管。

14.权利要求1的电压生成电路，还包括第二电阻器除法电路。

15.权利要求14的电压生成电路，其中，到运算放大器的输入中的一个来自所述第二电阻器除法电路。

16.权利要求1的电压生成电路，还包括具有被连接到带隙电压的PMOS晶体管的第三电流路径，并且所述PMOS晶体管被耦合到运算放大器的输出。

17.权利要求16的电压生成电路，其中，所述电阻器除法电路包括在输出节点处与第二电阻器串联连接的第一电阻器，其中所述输出节点提供带隙电压，并且其中所述输出节点被连接到第三电流路径的PMOS晶体管。

18.权利要求1的电压生成电路，还包括运算放大器偏置电流电路，其被连接以接收运算放大器的输出并用于向运算放大器提供操作偏置电流。

19.权利要求18的电压生成电路，其中，所述运算放大器偏置电流电路包括PMOS晶体管，其具有被连接到运算放大器的输出的栅极，并且被串联地连接到被接地的NMOS晶体管。

20.权利要求18的电压生成电路，还包括连接到运算放大器的初始偏置电流电路，以便随着运算放大器偏置电流电路向运算放大器提供操作偏置电流而减小到运算放大器的偏置电流。

21.权利要求1的电压生成电路，其中，所述运算放大器是两级运算放大器。

22.权利要求21的电压生成电路，其中，所述运算放大器的两级中的一个包括原生MOS晶体管。

23.权利要求22的电压生成电路，其中，所述原生MOS晶体管在到运算放大器的输入中。

24.权利要求22的电压生成电路，其中，所述原生MOS晶体管在运算放大器的输出中。