[发明专利]多形异构性多核架构

权利要求书

1.一种用于在处理器中的动态异构性多形处理的方法，所述处理器包括多个处理核，所述多个处理核中的每一个被分配至多个核集群中的一个，所述多个核集群中的每一个能够动态地形成包括其处理核中的两个或更多处理核的联合，所述方法包括以下步骤：

接收包括多个串行线程的处理任务；

将所述多个串行线程中的每一个分为多个基本块，所述多个基本块中的每一个包括单一入口点和单一出口点；

创建用于所述多个基本块的控制流；

确定所述多个串行线程中的每一个是否需要多于一个处理核；

向所述多个核集群中的多个发送现在进入联合模式指令，用于处置需要多于一个处理核的所述多个串行线程中的多个；

将多个标记指令中的一个增加至需要多于一个处理核的所述多个串行线程中的所述多个的、所述多个基本块中的每一个，所述多个标记指令中的每一个包括用于处理所述多个基本块的信息；以及

当需要多于一个处理核的所述多个串行线程中的所述多个中的每一个完成时，向所述多个核集群的对应的多个发送现在退出联合模式指令。

2.根据权利要求1所述的方法，其中，确定步骤包括：响应于所述多个串行线程中的每一个的指令级并行性的复杂度，确定所述多个串行线程中的每一个是否需要多于一个处理核。

3.根据权利要求2所述的方法，其中，所述确定步骤包括：响应于确定所述多个串行线程中的一个包括低指令级并行性串行线程，确定所述多个串行线程中的一个只需要一个处理核。

4.根据权利要求2所述的方法，其中，所述确定步骤包括：响应于确定所述多个串行线程中的一个包括中指令级并行性串行线程，确定所述多个串行线程中的一个需要两个处理核的联合。

5.根据权利要求2所述的方法，其中，所述确定步骤包括：响应于确定所述多个串行线程中的一个包括高指令级并行性串行线程，确定所述多个串行线程中的一个需要四个处理核的联合。

6.根据权利要求1所述的方法，其中，所述多个标记指令的中每一个包括以分支结束数据。

7.根据权利要求1所述的方法，其中，所述多个标记指令的中每一个包括基本块长度数据。

8.根据权利要求1所述的方法，其中，所述多个标记指令的中每一个包括入口活跃寄存器和出口活跃寄存器。

9.根据权利要求8所述的方法，其中，所述多个标记指令的中每一个包括三个或少于三个的入口活跃寄存器和三个或少于三个的出口活跃寄存器。

10.一种动态异构性多形处理器，包括：

多个处理核，所述多个处理核中的每一个被分配至多个核集群中的一个；以及

联合逻辑单元，与所述多个核集群中的每一个关联，用于使得通过所述多个处理核中的、位于所述多个核集群中的关联的一个核集群内的两个或更多处理核的联合能够进行动态异构性多形处理，每个逻辑单元响应于所述多个核集群中的所述一个核集群接收联合请求命令，将所述多个处理核中的所述两个或更多处理核转换为联合。

11.根据权利要求10所述的动态异构性多形处理器，其中，所述联合逻辑单元包括全局程序计数器。

12.根据权利要求10所述的动态异构性多形处理器，其中，所述联合逻辑单元包括票据寄存器和服务寄存器。

13.根据权利要求10所述的动态异构性多形处理器，其中，所述联合逻辑单元包括全局寄存器文件。

14.根据权利要求10所述的动态异构性多形处理器，还包括与所述多个核集群中的每一个关联的集群输入控制逻辑单元，所述集群输入控制逻辑单元接收包括多个串行线程的处理任务，将所述多个串行线程中的每一个分为多个基本块，并创建用于所述多个基本块的控制流图，其中，所述多个基本块中的每一个包括单一入口点和单一出口点。

15.根据权利要求14所述的动态异构性多形处理器，其中，与所述多个核集群中的每一个关联的所述集群输入控制逻辑单元还响应于所述多个串行线程中的每一个的指令级并行性的复杂度，确定所述多个串行线程中的每一个的处理需要一个处理核还是需要处理核的联合。