[发明专利]高性能玻璃基60GHZ/MM波相控阵列天线及其制造方法

说明书

技术领域

所公开的实施例涉及用于封装式射频集成电路的相控阵列天线基板以及形成所述基板的方法。

附图说明

为了理解获得实施例的方式，通过参考附图，给出关于以上简述的各种实施例的更加详细的描述。这些附图示出了未必是按比例绘制并且被认为是在范围上不受限的实施例。通过使用附图，将对一些实施例进行更加特殊和详细的描述和解释，在附图中：

图1是根据范例实施例的竖直集成相控阵列天线射频集成电路芯片设备的俯视图；

图2是根据实施例安装于辅助低成本封装上的相控阵列天线射频集成电路芯片设备的透视图；

图3是根据实施例安装于图2所示的辅助低成本封装上且沿截面线3-3获得的相控阵列天线射频集成电路芯片设备的截面视图；

图4是根据实施例安装于图3所示的辅助低成本封装上的相控阵列天线射频集成电路芯片设备的详细截面视图；

图5是根据范例实施例的顶部低损耗相控阵列天线的详细截面视图；

图5a-5h是根据几个实施例，在处理期间图5所示的低损耗相控阵列天线的截面视图；

图5j是根据范例实施例，在处理期间图5所示PAA天线的详细透视剖面视图和零件线框视图；

图5f-l是根据范例实施例，在处理期间图5所示PAA天线的详细透视剖面视图和零件线框视图；

图5k、5m和5n是根据范例实施例，图5所示的顶部低损耗相控阵列天线的暴露层平面图；

图6是根据范例实施例的顶部低损耗相控阵列天线600的详细截面视图；

图6d是根据范例实施例，在处理期间图6所示的顶部低损耗相控阵列天线的一部分的截面视图；

图7是根据范例实施例的顶部低损耗相控阵列天线的详细截面视图；

图7d是根据范例实施例，在处理期间部分图7所示的顶部低损耗相控阵列天线的截面视图；

图8是根据范例实施例的顶部低损耗相控阵列天线的详细截面视图；

图9是包括安装于诸如辅助低成本封装的板上的过硅通孔RFIC芯片的相控阵列天线射频集成电路芯片设备的分解、线框透视图；

图10是根据范例实施例的包括具有腔的相控阵列天线基板的芯片封装的截面视图；

图11是根据范例实施例的过程和方法流程图；以及

图12是根据实施例的计算机系统的示意图。

具体实施方式

已经公开了将过硅通孔射频集成电路（TSV RFIC）管芯组装到相控阵列天线基板的过程。相控阵列天线基板具有设置于个体天线元件下面的腔。

现在将参考附图，其中可以向类似的结构提供类似的后缀参考编号。为了更加清晰地示出各种实施例的结构，这里包括的附图都是集成电路结构的示意性表示。因此，所制造集成电路结构的实际外观，例如在显微照片中，可能出现不同，然而仍然结合了所示实施例主张的结构。此外，附图可以仅示出有利于了解所示实施例的结构。为了保持附图清晰，将不包括本领域已知的额外结构。

图1是根据范例实施例的相控阵列天线射频集成电路芯片设备100的俯视平面图。以简化形式示出了相控阵列天线（PAA）基板110，即具有平面天线元件111、112、113、114、115、116、117、118、119、120、121、123、124、125和126的4×4阵列。将PAA元件部署成4-4-4–4的行。在该实施例中，八个PAA元件是接收机元件，八个PAA元件是发射机元件。在实施例中，PAA元件的数量从4到64。在实施例中，PAA元件的数量为6X6阵列的36，其中，18个PAA元件为接收机元件，18个PAA元件为发射机元件。在实施例中，PAA元件的数量为8X8阵列的64，其中，32个PAA元件为接收机元件，32个PAA元件为发射机元件。在实施例中，将64元件分到许多阵列中。例如，对四个4x4阵列进行配置，其各自的两个天线元件被配置成接收，两个被配置成发射。在实施例中，将32-元件相控阵列天线分到许多阵列中。例如，对两个4x4阵列进行配置，其各自的两个天线元件被配置成接收，两个被配置成发射。