[发明专利]数据处理装置、和数据处理方法

说明书

技术领域

本发明涉及对比特序列进行比特操作的数据处理技术。 

背景技术

通常，在计算机系统中，数据被写入存储设备以及从存储设备读出，是以由8比特的整数倍构成的1个字（例如，16比特）为单元来进行的。 

以往，为了有效地使用存储装置中的存储区域，已知有如下的计算机系统，即，当写入到存储装置的多个数据由包括小于字单位的分数（fraction）的比特数构成时，将这些多个数据打包（packing）成字单位的整数倍的比特数的数据后，进行数据的写入。 

作为在计算机系统中利用的用于相对有效地进行数据的打包的装置，例如有专利文献1、专利文献2中记载的比特字段（bit field）操作电路。 

专利文献1中所描述的比特字段操作电路（后面被称为“比特字段操作电路A”），进行如图21所示的比特字段操作。 

在该图中，数据A2000和数据B2001在比特字段操作电路A进行比特字段操作的情况下，是被输入比特字段操作电路A的n比特的比特序列，而数据C2002在比特字段操作电路A进行比特字段操作的情况下，是从比特字段操作电路A输出的n比特的比特序列。 

比特字段操作电路A进行如下比特字段操作，即，当被输入用于指定数据A2000、数据B2001、偏移量2010、和宽度量（width）2011的指令时，在数据A2000中的从最低位比特的位置向左移位了偏移量2010后的位置上，插入数据B2001中的包括最低位比特并由宽度量2011表示的比特数的比特序列后生成数据C2002。 

专利文献2中描述的比特字段操作电路（以下，简称为“比特字段操作电路B”），进行图22中所示的比特字段操作。 

在该图中，数据A2100在比特字段操作电路B进行比特字段操作的情 况下，是被输入到比特字段操作电路B的n比特的比特序列，数据B2101在比特字段操作电路A进行比特字段操作的情况下，是从比特字段操作电路B输出的n比特的比特序列。 

当被输入用于指定数据A2100、偏移量2110、和移位量2111的指令时，比特字段操作电路B对将数据A2100向右逻辑移位了移位量后的数据，进行比特字段操作，插入数据A2100中的由偏移量2110所示的比特数的包含最低位比特的比特序列，生成数据B2101。 

现有技术文献 

专利文献 

专利文献1：日本特开2008-83795号公报 

专利文献2：日本特开2000-99327号公报 

发明概要

发明所要解决的课题 

但是，当从存储装置读出已打包的数据并利用的情况下，需要对读出的数据进行解包。 

因此，在打包及解包数据并加以利用的计算机系统中，除了执行相对高效率的数据的打包之外，还希望能够相对高效率地进行打包后数据的解包。 

发明内容 

因此，本发明是鉴于相关问题而做出的，其目的是提供一种数据处理装置，能够相对高效率地进行打包后数据的解包。 

用于解决课题的手段 

用于解决上述课题的本发明的数据处理装置，其特征在于，具有，解码器，从1个指令中，读取用于指定存放N比特的对象比特序列的比特序列存放区域的信息、N比特的比特序列中所包含的表示该N比特的比特序列中包含第1端比特的第1比特范围的信息、和该N比特的比特序列中所包含的在该第1比特范围中连续的比特范围即该N比特的比特序列中不包含第2端比特的第2比特范围的信息，并将与所读取的信息对应的解码信号输出，其中，N是2以上的整数；以及比特操作电路，当从所述解码器 输出解码信号时，根据该解码信号，基于存放在所述比特序列存放区域中的所述对象比特序列，生成由N比特构成的输出比特序列并输出，所述比特操作电路为，通过在所述输出比特序列中的所述第1比特范围中，配置与所述对象比特序列中的所述第1比特范围的比特序列等值的比特序列，在所述输出比特序列中的包含所述第2端比特并由所述第2比特范围的比特长度构成的第3比特范围中，配置与所述对象比特序列中的所述第2比特范围的比特序列等值的比特序列，在所述输出比特序列中的不属于所述第1比特范围和所述第3比特范围中任意比特范围的部分中，配置同一规定值，由此来生成所述输出比特序列。 

发明效果