[发明专利]数据处理装置、和数据处理方法

权利要求书

1.一种数据处理装置，其特征在于，具有：

解码器，从1个指令中，读取用于指定存放N比特的对象比特序列的比特序列存放区域的信息、表示N比特的比特序列中的第1比特范围的信息、和表示该N比特的比特序列中的第2比特范围的信息，并将与所读取的信息对应的解码信号输出，该第1比特范围包含该N比特的比特序列中的第1端比特，该第2比特范围是与该第1比特范围连续的比特范围，并且不包含该N比特的比特序列中的第2端比特，其中，N是2以上的整数；以及

比特操作电路，当从所述解码器输出解码信号时，根据该解码信号，基于存放在所述比特序列存放区域中的所述对象比特序列，生成由N比特构成的输出比特序列并输出，

所述比特操作电路为，通过在所述输出比特序列中的所述第1比特范围中，配置与所述对象比特序列中的所述第1比特范围的比特序列等值的比特序列，并在所述输出比特序列中的第3比特范围中，配置与所述对象比特序列中的所述第2比特范围的比特序列等值的比特序列，并在所述输出比特序列中的不属于所述第1比特范围和所述第3比特范围中任一比特范围的部分中，配置相同的规定值，由此来生成所述输出比特序列，该第3比特范围包含所述第2端比特并由所述第2比特范围的比特长度构成。

2.如权利要求1所述的数据处理装置，其特征在于，

所述解码器还从1个指令中读取表示是否进行符号扩展的符号扩展信息，并将与该符号扩展信息对应的表示是否进行符号扩展的符号扩展信号包含在要输出的解码信号中，

在从所述解码器输出的解码信号中包含的符号扩展信号表示进行符号扩展的情况下，所述比特操作电路将所述输出比特序列中的如下比特序列中的最高位比特的值设为所述规定值，该比特序列被配置在所述第1比特范围和所述第3比特范围之中相对处于低位侧的比特范围中，

在从所述解码器输入的解码信号中包含的所述符号扩展信号表示不进行符号扩展的情况下，所述比特操作电路将数值零设为所述规定值。

3.如权利要求2所述的数据处理装置，其特征在于，

作为所述解码器的解码对象的1个指令，是包含比特长度信号的比特序列，该比特长度信号用于指定所述第1比特范围的比特长度和所述第2比特范围的比特长度，

所述解码器使所述解码信号包含与所述比特长度信号对应的用于指定所述第1比特范围的比特长度和所述第2比特范围的比特长度的比特长度解码信号，并输出包含该比特长度解码信号的所述解码信号，

所述比特操作电路根据从所述解码器输出的解码信号中所包含的比特长度解码信号，生成所述输出比特序列。

4.如权利要求3所述的数据处理装置，其特征在于，

所述比特长度信号包含表示所述第1比特范围的比特长度的信号、表示所述第2比特范围的比特长度的信号、和表示由N比特构成的比特序列中的所述第2比特范围与所述第3比特范围的差分比特数的信号之中的任意两种信号。

5.如权利要求3所述的数据处理装置，其特征在于，

作为所述解码器的解码对象的1个指令，还包含表示所述第1端比特是最高位比特和最低位比特中的哪一种比特的端比特信号，

所述解码器还使所述解码信号包含与所述端比特信号对应的表示最高位比特和最低位比特中的哪一种比特的端比特解码信号，并输出还包含该端比特解码信号的所述解码信号，

所述比特操作电路还利用从所述解码器输出的解码信号中所包含的端比特解码信号，生成所述输出比特序列。

6.如权利要求2所述的数据处理装置，其特征在于，

所述解码器还从1个指令中读取表示是否进行预解包处理的预解包信息，并将与该预解包信息对应的表示是否进行预解包处理的预解包信号包含在要输出的解码信号中，

在从所述解码器输出的解码信号中包含的预解包信号表示进行预解包处理的情况下，所述比特操作电路进行预解包处理。