[发明专利]具有加强的抗噪音功能的连续时钟过采样转换器

说明书

相关申请交叉引用

本申请主张申请号为61/434,692并于2011年1月20日申请的美国临时申请的权利并纳入参考中。

背景技术

连续时钟模拟-数字转换器(Continuous-time analog-to-digital converter，下称CT ADC)与连续时钟数字-模拟转换器(Continuous-time digital-to-analog converter，下称CT DAC)与各自对应的离散时钟(DT)转换器(包含ADC和DAC)的区别点在于：采样不是用在前端电路。在一个CT ADC中，某种形式的滤波或模拟处理于采样(或存储)之前被采用，以作为最终数字化的输入波形。而在CT DAC中，根本不使用采样。相比于使用离散时钟转换器，这种使用连续时钟的方式具有几个优势，例如，使用CT ADC或CT DAC的两个好处是：降低敏感度以耦合噪音，以及具有降低功耗的前景。

通过比较和对比与离散时钟转换器的性能，连续时钟转换器的电源和噪音灵敏度的优势是可以理解的。图1A展示了一个传统的DT DAC的实施例。该DT DAC使用开关电容(Switched-capacitor，S-C)来实现。根据DAC输入代码，左边的某些电容(CIN1，CIN2，…CINN)首先充电到一个参考电压VREF。当被选定的输入电容被充电到VREF时，放置在放大器A1的输出端及其反相端之间的一个积分器电容通过闭合一个开关S1而被复位。然后，当所选定的输入电容连接在放大器A1的反相端(″-″)和地端之间时，存储在所选定的输入电容内的电荷被转移到电容CFB中。因为该输入电容通过输入到DAC的数字选定，因此，转移到电容器的电荷幅度以及由此产生的穿过该电容器的电压也取决于DAC的输入代码。一个采样保持(S/H)电路可设置在放大器A1后，以在关机和复位期间保持放大器A1的输出值。

图1B为使用电流式DAC(current DAC，下称IDAC)的传统CT DAC的实施例。正的和负的加权电流源(I1p，I1N，I2P，I2N，…INP，INN)被选择，以从一个给定的DAC码映射。每个选定的电流耦接到放大器A2的反相输入。放大级被配置为一个低通跨阻抗级，其中的一个回馈电阻RFB与一个回馈电容CFB并联。然后，该回馈电阻RFB提高一个与总电流成比例的电压，该总电流耦接到放大器A2的反相端。由于输入电流由输入的DAC代码选择，因此具有直接从输入代码到其输出电压的映像。通过当DAC代码改变时，将输出电压的转换信号变得平滑，使得电容CFB能够提供上述的低通跨阻抗级的低通特性。

发明内容

在一实施例中，一种装置包含一时钟源以及一过采样连续时钟数模转换器。该时钟源用于产生一时钟信号，当产生或者传输该时钟信号时，一噪音信号被加入到该时钟信号中。该过采样连续时钟数模转换器包含：一增量和调制器，用于在数字输入数据样本上执行噪音整形并提供多个中间数据样本；一滤波器，用于对该中间数据样本滤波并产生滤波后的样本，该滤波器包含一传递函数，该传递函数具有位于预定频率范围的阻带，该预定频率范围包含噪音信号或者噪音信号的一个分量的频率；以及一连续时钟数模转换器，用于将滤波后的样本转换成一个模拟输出信号。该时钟信号或者从该时钟信号衍生的信号被连续时钟数模转换器的一个或者多个元件使用。

该装置的实施例包含一个或多个下述特征。当产生或者传输该时钟信号时，具有多个频率的噪音信号被加入到该时钟信号中。其中，该滤波器的传递函数具有多个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。该时钟信号的噪音信号可通过一电源线、一接地线、或者该过采样连续时钟数模转换器所在的基板耦接于该过采样连续时钟数模转换器。该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。该时钟源包含一个锁相回路或一个延迟锁定回路，该锁相回路或延迟锁定回路具有运作在一参考时钟频率的参考时钟，且该滤波器的传递函数中的陷波被设置在一个与所述参考时钟频率或参考时钟频率的一个谐波相匹配的频率上。该锁相回路包括一个整数N锁相回路。该锁相回路包括一个小数N锁相回路。该滤波器的传递函数具有多个陷波，该陷波所在的频率与两个或者更多个参考时钟频率以及参考时钟频率的谐波相匹配。该时钟源包含一个延迟锁定回路，该延迟锁定回路具有运作在一参考时钟频率的参考时钟，且该滤波器的传递函数中的陷波被设置在一个与所述参考时钟频率或参考时钟频率的一个谐波相匹配的频率上。该时钟源可以包含可定期重新校准的一个校准振荡器。