[实用新型]寄存器组电路以及用于存储单元中的错误检测的装置和系统

说明书

技术领域

本公开内容一般涉及存储单元，并且更具体地而非排它地涉及能够进行错误检测和校正的用于寄存器组的电路。 

背景技术

寄存器组（RF）是中央处理单元（CPU）中的寄存器（例如，存储单元）阵列。寄存器组可以设置在CPU的指令生成部分与CPU的指令执行部分之间，用以临时地存储操作数，例如指令和存储位置。由于寄存器组的作用，从寄存器组错误地传输数据可能导致CPU执行不正确的指令或者可能导致CPU将数据写入到非预期的存储位置。 

CPU中的寄存器通常是随机存取存储器（RAM）单元。由于与末级高速缓存相比进行快速的读和写操作，所以寄存器组通常用作低级高速缓存。寄存器包括写端口和读端口，其中通过写端口和读端口分别向各个寄存器写数据以及从各个寄存器读数据。 

提供了尝试减少寄存器组和相关电路的错误操作的传统技术。例如，为了确保相关电路中的各种晶体管正确地操作并精确地传输信号，制造商在芯片上提供了CPU供应电压（例如，Vdd或Vcc）的保护带。然而，在供应电压中保护带的使用降低了能量效率。 

实用新型内容

一个实施例提供了一种用于存储单元中的错误检测的装置，其包括：至少一个位线；以及寄存器组电路，其被配置成以减小的电压保护带进行操作，所述寄存器组电路对在访问操作期间在所述至少一个位线中提供的信号的错误进行补偿，所述寄存器组电路被配置成通过如果响应于所述访问操作而出现所述错误则检测所述错误以及通过如果检测到所述错误则重复所述访问操作，来以所述减小的电压保护带进行操作。 

根据所述装置的一个实施例，所述电压保护带被减小到0和与所述寄存器组电路相关联的最小工作电压的5%之间。 

根据所述装置的一个实施例，所述电压保护带被减小到0和1伏特之间。 

根据所述装置的一个实施例，所述电压保护带被减小到0伏特。 

根据所述装置的一个实施例，所述寄存器组电路包括：边缘触发的响应于时钟的设备和电平触发的响应于时钟的设备，所述寄存器组电路被配置成如果边缘触发的响应于时钟的设备的输出与电平触发的响应于时钟的设备的输出不同则检测到所述错误。 

一个实施例提供了一种寄存器组电路，其包括：局部位线级，其包括多个位单元，所述多个位单元中的每一个具有被配置成提供电压电平的至少一个位线；以及全局位线级，其通信地耦合到所述局部位线级，所述全局位线级包括采样错误检测电路，所述采样错误检测电路耦合到所述多个位单元，并被配置成检测表示所述电压电平的信号，以及被配置成生成指示所述信号的错误采样的通知。 

根据所述寄存器组电路的一个实施例，所述全局位线级包括：信号转换器，其电耦合在所述局部位线级和所述采样错误检测电路之间，并被配置成将所述电压电平转换成所述信号。 

根据所述寄存器组电路的一个实施例，所述采样错误检测电路包括错误后采样错误检测电路，其被配置成在所述信号的所述错误采样之后提供所述通知。 

根据所述寄存器组电路的一个实施例，所述采样错误检测电路包括：边缘触发的响应于时钟的设备；电平触发的响应于时钟的设备；以及信号差分电路，其被耦合以从所述边缘触发的响应于时钟的设备接收边缘触发的输出以及从所述电平触发的响应于时钟的设备接收电平触发的输出，并被配置成如果所述边缘触发的输出与所述电平触发的输出不同则生成所述通知。 

根据所述寄存器组电路的一个实施例，所述采样错误检测电路包括：错误前采样错误检测电路，其被配置成在检测到所述信号的所述错误采样之前生成关于所述错误采样的所述通知。 

根据所述寄存器组电路的一个实施例，所述采样错误检测电路被配置成在检测到所述信号的相应多个错误采样之前生成指示所述相应多个错误采样的多个通知。 

根据所述寄存器组电路的一个实施例，所述多个通知中的每一个与在所述信号被错误采样之前能够经过的相应多个时间裕度相对应。 

根据所述寄存器组电路的一个实施例，所述多个时间裕度中的每一个具有与所述多个时间裕度中的每一个其它时间裕度不同的持续时间。