[实用新型]一种异步计数器

权利要求书

一种异步计数器，其特征在于，包括：

逻辑控制模块、计数单元阵列模块及输出缓存模块；其中所述计数单元阵列模块包括对应于所述计数器的位数并相互级联的多个计数单元，用以实现加减法计数；所述输出缓存模块与所述多个计数单元的输出端相连，用以读取和输出计数值；所述逻辑控制模块包括用以向所述计数单元阵列模块提供初始输入时钟的计数器时钟源、使能端、复位端、加减控制端和读写控制端，其通过第一输出总线控制所述输出缓存模块进行计数值的读取和输出，通过所述计数器时钟源和第二输出总线控制所述计数单元阵列模块计数。

根据权利要求1所述异步计数器，其特征在于，每个所述计数单元的输出端连接后一个计数单元的时钟输入端，第一个计数单元的时钟输入端接收所述初始输入时钟。

根据权利要求2所述异步计数器，其特征在于，每个所述计数单元的输出信号为后一个计数单元的时钟输入信号，所述第一个计数单元的时钟输入信号为所述初始输入时钟与所述使能端信号经与门后的输出信号。

根据权利要求3所述异步计数器，其特征在于，每个所述计数单元包括触发器、第一同或门和第二同或门；所述第一同或门的输入端接收所述计数单元的时钟输入信号和所述加减控制端的加减控制信号，输出端接所述触发器的时钟端；所述第二同或门的输入端接收所述使能端信号的取反和所述触发器Q端的输出信号，输出端接所述触发器的输入端D端；所述触发器的Q端为所述计数单元的输出端；所述触发器的清零端RN端接收所述复位端的复位信号。

根据权利要求2所述异步计数器，其特征在于，所述触发器为上升沿触发器。