[实用新型]一个可调整的静态随机存储器自定时电路

说明书

技术领域

本实用新型涉及一种存储器自定时电路，尤其涉及一个可调整的静态随机存储器自定时电路。 

背景技术

基于复制位线的自定时电路技术在静态随机存储器（SRAM）设计中经常使用。一般地，自定时电路由以下部分组成：存储单元阵列中的包含复制位线的冗余列，复制列选和预充电路，下拉放电电路和电压探测器。冗余列、复制列选和预充电路保证复制位线的负载和正常位线相同，可以模拟正常位线的放电和预充电过程。下拉放电电路，用于模拟正常的存储单元对位线的放电。电压探测器用于探测复制位线上的电压，当其达到设定的电压值时产生反馈信号，指示控制电路阵列中位线电压差满足要求，灵敏放大器可以开始工作。整个定时的长短由复制位线的负载大小和下拉放电电路的强弱决定。一般地，复制位线的负载由阵列的尺寸所限制无法进行调整，一般设计中需要小心的设计下拉电路的强弱，既不能太强导致定时太短，电路功能出错，又不能太弱导致定时太长，芯片速度太慢。而一旦设计中确定了一个下拉强度，考虑到实际芯片生产和设计模拟的偏差，为了获得一个合适的设置，可能需要经过多次重复设计，流片生产和测试才能够确定。这样子既浪费时间也浪费人力和资金。 

实用新型内容

为了解决背景技术中所存在的技术问题，本实用新型提出了一个可调整的静态随机存储器自定时电路。可以在一个静态随机存储器芯片上实现多个可选择的不同的下拉放电强度，以便快速准确的找到最合适的。 

本实用新型的技术解决方案是： 

一个可调整的静态随机存储器自定时电路，其特殊之处在于：包括依次连接的下拉强度控制电路、下拉放电电路、冗余列、复制列选和预充电路及电压探测器；上述下拉放电电路至少有2组；上述复制列选和预充电路包括复制列 选电路和预充电路。 

上述下拉放电电路由晶体管NPG和晶体管NPD组成。 

本实用新型的优点是： 

1.灵活快速。通过增加多个下拉放电电路，并通过外部信号对这多个下拉放电电路进行开关控制。只需要经过一次设计和流片生产，就可以在测试时通过外部控制信号对下拉放电电路进行实时控制，从而找到最合适的下拉放电强度。 

2.节约成本。因为只需要经过一次设计和流片生产，就可以在测试时通过外部控制信号对下拉放电电路进行实时控制，从而找到最合适的下拉放电强度。 

附图说明

图1是本实用新型电路结构图； 

图2是本实用新型的一组下拉放电电路图； 

图3是本实用新型复制列选和预充电路和电压探测器的电路图； 

图4是本实用新型多组下拉放电并联电路图； 

图5是本实用新型的一个有4种可选下拉放电强度的下拉强度控制电路图； 

其中1‐下拉放电电路、2‐下拉强度控制电路、3‐冗余列、4复制列选和预充电路、5‐复制位线、6‐复制字线。 

具体实施方式

参见图1，图1是本实用新型电路结构图。该自定时电路包括冗余列3、复制列选和预充电路4、下拉放电电路1、下拉强度控制电路2和电压探测器。复制位线5DBL位于冗余列3中，并连接到复制列选和预充电路4、下拉放电电路1。复制列选和预充电路4由复制字线6DWL控制，对复制位线6DBL进行预充操作，并输出信号RDBL作为电压探测器的输入。下拉强度控制电路2的输入为调节信号TRIM，输出为使能信号EN。下拉放电电路1连接至复制位线5DBL、复制位线5DWL和使能信号EN，其中EN的位宽和下拉放电电路1的数量相同（本实例中数量为4，即可实现至少4种可选的下拉强度）。每一位EN信号控制一个下拉放电电路1，当DWL和EN同时有效时，对应的下拉放电电路1工作。电压探测器根据输入的RDBL上电压的变化，产生定时反馈ST信号。 

参见图2，图2是本实用新型的一个下拉放电电路图。在SRAM中，下拉放电电路采用类似于存储单元的放电通路的电路结构。只有当DWL和控制信号EN同时都为‘1’时，下拉电路才有效，如此通过很简单的两个晶体管NPG和NPD就能实现下拉放电电路，版图面积很小，即使放置多个下拉电路也不会影响整个芯片的面积。