[实用新型]推挽式源极串联端接发射机设备和系统

说明书

技术领域

本公开总体上涉及电子电路。更具体地但非排他性地，本公开涉及一种发射机电路。 

背景技术

千兆比特级发射机广泛用于当前的串行链路中，例如串行高级技术附件（SATA）和外围设备互连高速（PCIe）通信链路。通常使用两种此类发射机：基于电流模式驱动（CMD）的发射机和基于电压模式驱动器（VMD）的发射机。相对于基于CMD的发射机，使用基于VMD的发射机的一个原因是产生横跨在接收机的端接电阻器Rrx的相同电压幅值所需的电流量较小。较小的电流量转换为基于VMD处的发射机的较低功耗。 

对于一些串行链路族，基于VMD的发射机的缺点是可获得的单端最大输出电压电平，其通常局限于电源的一半（1/2*VCC）。在大多数高速串行链路中，以差分方式发射信号－这个条件转换为VCC的理论最大峰－峰差分输出幅值电压。在通过引入高损耗和/或失真的传输信道发送信号的情况下，这个减小的电压电平可能成为限制因素。 

当前，高速发射机利用均衡化技术来补偿传输信道的高损耗和频域特性。均衡化补偿信号随着其通过传输信道传播的退化和失真，以使得接收机能够接收足以可用的信号。为了产生均衡化的信号，可以在模拟域以及数字域中使用各种技术。 

这种技术最有效的一个是使用数模转换器（DAC）来产生使信号均衡化所需的各种输出电压电平。源极串联端接（SST）发射机是通常使用的基于VMD的发射机的实例，其可以获得相对于基于CMD的发射机的较低功耗。 

SST发射机通常包括耦合到VCC的两个电路支路（每一个都具有电阻R1和R2），通过两个电路支路以作为DAC处理的一部分的差分方式发送 信号。这种实现方式的缺点在于两个电路支路中一直存在从VCC流到地的电流，而与产生的输出电压无关。使用N比特DAC，产生的输出电压越低，两个支路中的电流损失越高。例如，为了产生1/2*VCC的输出电压电平，两个支路中的电阻值可以是R1=50ohm，R2=无穷大，从而在假定接收机的端接电阻器Rrx=100ohm且VCC=1V情况下得到5mA的电流。例如作为替代，产生明显低得多的输出电压1/31*VCC涉及了R1=1550/16ohm且R2=1550/15，使得R1//R2=100ohm。然而，这种降低的输出电压转变为0.579mA的较高总电流消耗。 

因此，对应于均衡化的输出电压的电流消耗显然与输出电压的幅值具有反比关系。输出电压的幅值越小，产生该输出电压所需的电流量就越高。这种较高的电流不利地导致增加的功耗，尤其是在通常涉及较低电压的应用中。 

实用新型内容

根据一个实施例，提供一种推挽式源极串联端接发射机设备，包括：发射机电路，包括第一支路和第二支路；其中，当禁用所述第二支路时，启用所述第一支路以发送输出模拟信号，并且其中，当禁用所述第一支路时，启用所述第二支路以发送所述输出模拟信号；并且其中，启用所述第一支路或所述第二支路以发送所述输出模拟信号的选择是基于所述发射机电路接收的输入二进制信号的比特值。 

根据另一实施例，提供一种推挽式源极串联端接发射机系统，包括：发射机，用于发送输出模拟信号；以及发射机电路，包括在所述发射机中并且具有第一支路和第二支路；其中，在禁用所述第二支路的同时，根据输入二进制信号选择性地启用所述第一支路，以发送输出模拟信号；并且其中，在禁用所述第一支路的同时，根据所述输入二进制信号选择性地启用所述第二支路，以发送所述输出模拟信号；并且其中，所述输出模拟信号由所述输入二进制信号转换而来。 

附图说明

参考附图来描述非限制性的和非排他性的实施例，其中，除非特别指 明，在整个附图中，相似的参考标记指代相似的部分。 

图1示出了根据一个实施例的发射机电路的示意图。 

图2示出了根据一个实施例的多个单元格（unit cell）的一个单元格的发射机电路。 

图3示出了根据另一实施例的发射机电路。 

图4示出了根据又一实施例的发射机电路。 

图5是示出适于实践公开的多个实施例的发射机电路和方法的示例性计算机系统的方框图。 

具体实施方式

在本文中描述消耗较少电流的发射机电路的实施例。在以下的说明中，给出了多个特定细节，以提供对实施例的全面理解。可以无需一个或多个特定细节，或者以其它方法、部件、材料等来实践实施例。在其它实例中，没有详细示出或描述公知的结构、材料或操作，以避免混淆实施例的方案。