[发明专利]产生振荡信号的电路和方法有效
申请号: | 201210596236.7 | 申请日: | 2012-12-31 |
公开(公告)号: | CN103916101B | 公开(公告)日: | 2017-12-26 |
发明(设计)人: | 林鸿武 | 申请(专利权)人: | 意法半导体研发(深圳)有限公司 |
主分类号: | H03K3/02 | 分类号: | H03K3/02;G05F3/26 |
代理公司: | 北京市金杜律师事务所11256 | 代理人: | 郑立柱 |
地址: | 518057 广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 产生 振荡 信号 电路 方法 | ||
技术领域
本发明涉及电路,尤其涉及振荡电路。
背景技术
目前存在数种类型的振荡电路。图1至图4分别示出了其中的一种。
但是,这些振荡电路都有它们的缺点,尤其是当振荡频率被设置在20MHz附加时这些缺点尤其显著。图1中的RC振荡电路的频率受限于比较器的速度。图2中的RC振荡电路会受施密特触发器的门限变化的影响,并且由于RC处于振荡回路中,频率的调整(trimming)比较困难。图3中的振荡电路易于调整,但是仍然会受到开关门限不确定性的影响。图4中的RC振荡电路难于调整,并且电容的非线性也会影响它的性能。
更重要地,由于工作状况,例如温度、供电电压的不同,以及制造晶体管时所用的半导体工艺变化,晶体管无法在所有情况下都具有相同的特性,也就是说晶体管无法稳定地工作,因此带有晶体管的振荡电路不能实现稳定的高频振荡。
因此,需要实现一种稳定的振荡电路,而不论变化的工作状况和变化的半导体工艺。同时,也需要实现一种容易调整频率的振荡电路。
发明内容
一方面,本发明提供了一种电路,包括:
-振荡器模块(10),该模块包括:
-第一MOS晶体管(MN7),具有栅极,耦接至参考电压节点的源极,以及耦接至该振荡器模块的第一触发节点的漏极,用于通过被交替地关断和导通来产生该振动器模块的振荡输出信号;
-第一电容(C1),耦接在第一MOS晶体管的栅极和源极之间,并被配置为相应于该振荡信号而交替地被充电或放电,以将该第一MOS晶体
管导通或关断;
该电路还包括:
-电流源(20),被配置为控制流经该第一MOS晶体管的电流,以使得当该第一MOS晶体管被导通时,该第一MOS晶体管的漏极和源极之间的电压不大于一第一值。
在该方面中,电流源被配置为向第一MOS晶体管提供合适的电流,该u允许第一MOS晶体管的漏极和源极之间的电压不大于第一值。因此,不论工作状态如何变化,第一触发节点的电压可以被控制,因此该电路能够提供稳定的振荡输出。
根据一个优选的实施方式,该电流源包括:
第二MOS晶体管(MN4),具有与第一MOS晶体管相同的结构;
电压控制模块,被配置为:在该第二MOS晶体管被导通时,控制第二MOS晶体管的漏极和源极之间的电压不大于该第一值;
电流镜,具有一个电阻,该电阻耦接在第二MOS晶体管的栅极和源极之间,其中,该电流镜泄放与流过该电阻的电流相同的电流通过第一MOS晶体管。
在该实施方式中,由于第二MOS晶体管具有与第一MOS晶体管相同的结构,因此这两个晶体管的工作状况和半导体工艺也是相同的。因此,通过控制第二MOS晶体管,并将与流过第二MOS晶体管的电流相同的电流作为偏置电流来流过第一MOS晶体管,该第一MOS晶体管也应处于与第二MOS晶体管相同的状态中,而不论工作状况以及半导体工业的变化。
在一个优选的实施方式中,该电流镜泄放与流过该电阻的电流相同的电流来充电该第一电容。
在该实施方式中,振荡器模块的频率取决于该电阻的阻抗以及该第一电容的容量。因此,通过调节该电阻的阻抗,该振荡器模块能够很容易地被平衡(trimmed),并且不会受到寄生参数的影响。
在一个优选的实施方式中,该电压控制模块包括:
第三MOS晶体管(MN3),具有耦接到第二MOS晶体管的漏极的源极;
第四MOS晶体管(MN1),具有耦接到该第三MOS晶体管的栅极的源极;
第五MOS晶体管(MN6),具有耦接到第四MOS晶体管的栅极和第三MOS晶体管的漏极的栅极,以及耦接到该第二MOS晶体管的栅极的源极;和
第六MOS晶体管(MN2),具有都耦接到第四MOS晶体管的源极的漏极和栅极;
第七MOS晶体管(MN5),具有耦接至第六MOS晶体管的源极的漏极和耦接至第二MOS晶体管的源极的源极;
其中,该第二、第三、第四、第五、第六和第七MOS晶体管具有相同的结构,且,
其中,该电流镜泄放相同的电流通过该第三MOS晶体管(MN3)、第四MOS晶体管(MN1)和第五MOS晶体管。
该实施方式提供了电压控制模块的一个具体的实现方式。
在一个优选的实施方式中,该电流源进一步包括:第一电容滤波器(CF1),耦接在第五MOS晶体管(MN6)的栅极和第二MOS晶体管(MN4)的源极之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体研发(深圳)有限公司,未经意法半导体研发(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210596236.7/2.html,转载请声明来源钻瓜专利网。