[发明专利]展频锁相环控制电路

说明书

技术领域

本发明涉及锁相环电路，更具体地，是一种可利用展频技术进行频率调变，使得输出频率可作均匀展开并且保持稳定的展频锁相环控制电路。

背景技术

如图1所示，展频锁相环电路（SSPLL）10通常包括相位比较器11、电荷泵12、滤波器13、电压控制震荡电路14，分频器15、三角波发生器16和调制器17。其中，相位比较器11比较参考频率信号Fref和反馈频率信号Fback，并产生UP/DN信号，控制电荷泵12的充放电，滤波器13用于对电荷泵12的输出信号进行滤波处理，产生电压控制信号Vctrl，从而改变电压控制震荡器（VCO）的振荡频率，该震荡频率进一步输送给分频器15，分频器15进行分频后，生成Fback，并实现Fback和参考频率信号Fref之间的同步，即两者的频率和相位都保持一致。

展频锁相环电路10是通过调整分频器15的除数来实现展频功能的。具体地，三角波发生器16根据预定的展频幅度和展频频率，生成相应得三角波，并把它们送入调制器17进行sigma-delta调制，调制器17的输出作为分频器15的除数输入分频器15。

在展频锁相环的实现中，由于展频由系统决定，与使用的参考频率Fref无关，因此，在三角波产生器16中，需要一个额外的固定频率信号Fref_tri作为三角波产生器16和调制器17的参考时钟信号。

具体地，如图2所示，是三角波产生器16所产生的三角波示意图。三角波的实现具体如下：

假设需要的展频频率为FSS=30KHz，展频幅度为Amp，给定的额外固定频率为Fref_tri=50MHz，那么除数N为：

N=Fref_tri/FSS=1666.7；

为实现的方便，N取值一般都为4的倍数，因此N=1664；从而计算出的步长step为：

step=Amp/（N/4）；

由此，在每个Fref_tri的时钟周期内，三角波产生器的输出Sum实现+step或者-step。

回到图1，由于额外固定频率信号Fref_tri的引入，在该展频锁相环电路中，具有两个时钟域，即分频器15具有一个时钟域，而三角波发生器16和调制器17具有另一个时钟域。它们分别以参考频率Fref和额外固定频率信号Fref_tri为相应的时钟信号。在实际工作过程中，两个时钟域之间的数据传输（即从调制器17到分频器15的数据传输）并不能100%正确进行。在展频锁相环电路中，由于两个时钟域之间传输的是分频器的分频系数，因此它会直接恶化展频锁相环的噪声性能，甚至影响到整个环路的稳定性。

发明内容

本发明的目的，在于解决现有的展频锁相环电路中因存在不同时钟域而导致的数据传输错误以及噪声性能恶化等缺点，从而提供了一种改进的展频锁相环控制电路。

本发明的展频锁相环控制电路，包括：

相位比较器，该相位比较器接入一个参考频率信号，并将该参考频率信号和该控制电路中的反馈频率信号进行相位比较；

电荷泵，该电荷泵和该相位比较器相连接，用于接收该相位比较器的输出，并执行充电或放电；

滤波器，该滤波器和该电荷泵相连接，用于对该电荷泵的输出进行滤波，并产生一个电压控制信号；

电压控制震荡电路，该电压控制震荡电路和该滤波器相连接，用于产生一个震荡频率；

分频器，该分频器和该电压控制震荡电路相连接，用于对该震荡频率进行分频处理，并输出该反馈频率信号至该相位比较器；

特别地，该控制电路进一步包括三角波发生器、调制器和计算单元，该三角波发生器和该调制器相连接，该调制器和该分频器相连接，其中，

该反馈频率信号作为时钟信号接入该三角波发生器以及该调制器；

该计算单元接入一个额外固定频率信号以及该反馈频率信号，并和该三角波发生器相连接，其中，该计算单元根据该额外固定频率信号的震荡频率计算该反馈频率信号的震荡频率，并进一步确定待输送给该三角波发生器的除数值和步长值。

优选地，该计算单元包括：

计数器，该计数器接入该反馈频率信号，并计算在预定时间内的震荡次数，该预定时间由该额外固定频率信号震荡预定次数所需时间确定；

控制器，该控制器和该计数器相连接，用于当该计数器的计数时间达到该预定时间时，确定计数器的计数值；

计算器，该计算器和该控制器相连接，用于接收该计数值，并根据该计数值、该额外固定频率信号、预定的展频频率、该额外固定频率信号震荡的预定次数以及预定展频幅度，计算所述除数值和所述步长值。