[发明专利]Turbo码译码装置和方法

说明书

技术领域

本发明涉及Turbo码译码装置和方法。

背景技术

Turbo码作为一种性能优异的信道编码方式，已应用到多种移动通信标准中。高速Turbo码译码技术已成为LTE/4G系统中的一项核心技术，用来实现LTE系统的100Mbps的数据吞吐量，但是，高速Turbo码译码方案也是业界一个实现的难点。

目前的Turbo码译码装置主要有两种实现方式，第一种是纯ASIC(特定用途集成电路)实现方式，如TurboBest公司的Turbo码译码装置，其市场占有率达到60%以上；第二种是DSP(数字信号处理)实现方式，如Tensilica公司的Turbo码译码装置，在3G以及之前的较低数据吞吐量的通信系统中得到广泛应用。

图1是示出纯ASIC实现方式的Turbo码译码装置的示意性框图。如图1所示，在纯ASIC方式实现的Turbo码译码装置中，软输入软输出(SISO)译码模块计算速度快，占用资源少，但是，交织地址计算模块的计算效率低，并且占用资源多。例如，在LTE系统中，交织地址计算模块的交织地址计算公式如下：

∏(i)=(f₁×i+f₂×i²)modK          公式1

c_i′＝c_∏(i),i＝0,1,2...(K-1)     公式2

在上述交织地址的计算中，需要涉及乘法、平方和取模运算(TD-SCDMA系统的交织地址计算更加复杂)，计算交织地址不仅占用大量的硬件资源，而且占用大量的时钟周期。另外，交织地址是在Turbo码译码装置的初始化阶段完成计算，在译码迭代阶段，交织地址计算模块一直处于空闲状态，造成硬件资源利用率很低。

在DSP实现方式的Turbo码译码装置中，交织地址的计算简单、排序方便，并且，由于可采用64位、128位等的总线，交换数据高效便捷。但是，在DSP实现方式的Turbo码译码装置的译码过程中，分支转移概率Gamma、状态度量值Alpha、Beta以及对数似然比LLR等参数的计算效率较低，造成译码延时大，数据吞吐量低，这无法满足LTE/4G系统的高数据吞吐量，并且，功耗较大。

因此，需要一种新颖的和改进的Turbo码译码装置和方法，能够实现高速的Turbo码译码。

发明内容

因此，针对上述现有技术中存在的问题和需求做出本发明。

本发明实施例的目的是提供一种Turbo码译码装置和方法，其能够在保证译码速度的同时，增大数据吞吐量，从而实现高速的Turbo码译码。

根据本发明实施例的一个方面，提供了一种Turbo码译码装置，包括：数据输入模块，用于接收数据包的输入；交织地址计算模块，以数字电路实现，用于计算交织地址和处理解交织地址；软输入软输出译码模块，以模拟电路实现，用于计算所述数据包的软信息，并进行循环迭代以产生译码结果；交织器和解交织器，用于依据从所述交织地址计算模块输出的所述交织地址和解交织地址对从所述软输入软输出译码模块输出的软信息进行交织和解交织，以与所述软输入软输出译码模块输出的软信息进行循环迭代；判决模块，用于对所述交织器和解交织器产生的译码结果进行判决以产生判决结果数据；以及，数据输出模块，用于输出所述判决模块的判决结果数据。

在上述Turbo码译码装置中，所述软输入软输出译码模块以及所述交织器和解交织器对所述数据包进行的循环迭代的次数是6到10次。

在上述Turbo码译码装置中，所述交织器和解交织器具体是所述交织地址计算模块所计算的交织地址和所处理的解交织地址的查找表，且所述软输入软输出译码模块输出的软信息按照所述查找表进行交织和解交织。

在上述Turbo码译码装置中，进一步包括：数据缓存模块，用于缓存由数据输入模块输入的数据包，并将缓存的数据包发送给软输入软输出译码模块。

在上述Turbo码译码装置中，所述数据缓存模块以数字电路实现。

在上述Turbo码译码装置中，所述软输入软输出译码模块具体为多个并行的软输入软输出译码单元，用于并行处理输入的多路数据并产生多个软信息。

在上述Turbo码译码装置中，进一步包括：排序模块，用于接收由所述多路数据产生的多个软信息的判决结果数据，并进行排序以由所述数据输出模块输出排序后的判决结果数据。

在上述Turbo码译码装置中，所述排序模块以数字电路实现。