[发明专利]一种针对FPGA面积优化的优先级资源共享方法

说明书

技术领域

本发明涉及现场可编程门阵列(FPGA)和电子设计自动化技术领域，特别涉及一种针对FPGA面积优化的优先级资源共享方法。

背景技术

资源共享是指对时序互斥的两个或者多个算术操作用一个算术逻辑单元实现的过程，是FPGA综合优化的关键方法之一。

FPGA EDA工具包含：综合(synthesis)、映射(mapping)、布局(placing)、布线(routing)、码流生成(bit gen)及码流下载(download)等几部分，已成为FPGA领域一个十分关键的部分。EDA工具的好坏直接影响设计的实现及效果。

综合(synthesis)是FPGA EDA工具里的关键部分之一，是将HDL描述的设计文件进行翻译和优化，转换为门级的网表，并进行优化。其优化部分包含针对面积、时序和功耗的优化，优化的结果直接决定设计结果的好坏。

资源共享是FPGA综合中面积优化的重要方法之一，它能够减少复杂的算术逻辑单元的个数，实现面积优化。

现有RTL综合(Register Transfer Level Synthesis)技术中，资源共享算法不完善，导致可能出现的优化不彻底，以及数据流冲突错误的问题。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种针对FPGA面积优化的优先级资源共享方法，以解决在RTL综合中资源共享可能出现的优化不彻底以及数据流冲突错误的问题。

(二)技术方案

为达到上述目的，本发明提供了一种针对FPGA面积优化的优先级资源共享方法，包括：读取RTL综合中间数据结构网表，查找并收集网表中所有时序互斥的分支；分析时序互斥的分支中的具体操作，检测并收集时序互斥的分支中相同的算术操作；以及优先对有相同输出的算术操作进行共享，其次对只有公共输入端口的算术操作进行共享，最后对没有公共端口的算术操作进行共享。

上述方案中，所述读取RTL综合中间数据结构网表，查找并收集网表中所有时序互斥的分支的步骤中，在任意时刻，每组中时序互斥分支最多只有一个分支执行，这些分支包括if、else分支和case的不同分支，以及包括结构级描述中mux的不同输入分支。

上述方案中，所述分析时序互斥的分支中的具体操作，检测并收集时序互斥的分支中相同的算术操作的步骤中，只针对复杂的算术操作进行共享，不考虑逻辑操作。

上述方案中，所述优先对有相同输出的算术操作进行共享的步骤中，是优先对连接到同一个mux的算术操作进行共享，共享的具体操作包括：首先将每组互斥分支可以合并的两个或者多个算术操作单元合并为一个算术操作A；其次检测每组互斥分支的相同算术操作之间有没有公共输入端口，将公共端口连接到该算术操作A的一个输入；将输出端的mux平移到输入端，来选择非公共输入端口的驱动信号。

上述方案中，所述对只有公共输入端口的算术操作进行共享的步骤，包括：先将每组互斥分支可以合并的两个或者多个算术操作单元合并为一个算术操作，将公共端口连接到该算术操作的一个输入，另外一个输入端添加一个mux来选择非公共输入端口的驱动信号，输出端则驱动多个模块。

上述方案中，所述对没有公共端口的算术操作进行共享的步骤，包括：先将每组互斥分支可以合并的两个或者多个算术操作单元合并为一个算术操作，两个输入端分别添加一个mux来选择驱动信号，输出端则驱动多个模块。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明提供的针对FPGA面积优化的优先级资源共享方法，是在资源共享的基础上的改进方案，使可共享的资源按照规定的优先级顺序依次进行共享。这样不仅能够避免数据流冲突错误，而且还能够使结果增加的mux数量减少。

2、本发明提供的针对FPGA面积优化的优先级资源共享方法，首先要收集所有时序互斥的分支，如if、else分支和case分支，每一组的不同分支之间是时序互斥的，即所有时刻最多只有一个分支执行。这样才能保证共享以后不会出现信号冲突。其次，检测每组分支，标记不同分支的相同算术操作，对这些算术操作按照规定的优先级顺序进行共享。

3、本发明提供的针对FPGA面积优化的优先级资源共享方法，共享操作减少了复杂ALU的个数，实现了面积优化。该方法只对算术操作进行共享，不对逻辑操作进行共享。因为算术逻辑单元占用的面积比较大，尽管可能会引入mux，但总体会减少面积。而对逻辑单元进行共享的过程，减少了逻辑单元，增加了mux，结果面积不一定减少。