[发明专利]一种RSA加速器

权利要求书

1.一种RSA加速器，包括控制/状态寄存器，数据存储器和算术逻辑单元，控制/状态寄存器通过控制线与系统总线连接，芯片主CPU通过系统总线向控制/状态寄存器写入配置参数，数据存储器通过控制线和数据线与系统总线连接，算术逻辑单元通过数据线与数据存储器连接； 

其特征在于：所述的RSA加速器还包括执行模幂运算或者大数除法运算的复杂功能控制模块和执行基本算数操作或预处理操作的基本功能控制模块；

控制/状态寄存器分别通过控制线与复杂功能控制模块及基本功能控制模块连接，复杂功能控制模块通过控制信号线与基本功能控制模块连接，基本功能控制模块通过控制线分别与算术逻辑单元、数据存储器连接；

复杂功能控制模块包括模幂子模块和大数除法子模块；复杂功能控制模块调用基本功能控制模块来实现模幂运算或者大数除法运算，基本功能控制模块调用算术逻辑单元的逻辑运算来实现四则运算；基本功能控制模块的中间运算结果和最终运算结果均存入数据存储器中，芯片主CPU通过系统总线读取数据存储器中的最终运算结果。

2.如权利要求1所述的RSA加速器，其特征在于：控制/状态寄存器的配置参数包括操作类型，各输入数据的存放地址和数据长度；操作类型包括模幂和大数除法，操作类型为模幂时，控制/状态寄存器向模幂子模块发出开始命令；操作类型为大数除法时，控制/状态寄存器向大数除法子模块发出开始命令。

3.如权利要求2所述的RSA加速器，其特征在于：RSA加速器包含冗余计算子模块和内部随机数生成器，主芯片CPU包含系统随机数生成器；在模幂运算或者大数除法运算之前系统随机数生成并输入冗余计算子模块，模幂运算过程中，内部随机数生成器生成一个动态的内部随机数，以系统随机数与内部随机数之和作为插入冗余计算的间隔。

4.如权利要求2或3所述的RSA加速器，其特征在于：复杂功能控制模块包含随机掩码计算模块，数据在进行模幂或者大数除法运算之前先进行随机掩码运算。