[发明专利]局部氧化抬升外基区全自对准双极晶体管及其制备方法

说明书

技术领域

本发明涉及一种局部氧化抬升外基区全自对准双极晶体管及其制备方法。

背景技术

双极晶体管的基极电阻R_B和集电极-基极电容C_BC一直是制约器件高频性能进一步提高的主要寄生参数，其对器件高频性能指标的影响可用如下简化的表达式描述。

fmax=fT8πRBCBC]]>

其中，f_T和f_max分别表示器件的截止频率和最高振荡频率。

此外，R_B还是双极晶体管热噪声的主要来源。因此，为了提高器件的高频性能和改善器件的噪声性能，减小R_B和C_BC一直是双极晶体管器件与工艺优化的重要任务。

采用单晶发射区-外基区自对准结构，即保证器件重掺杂外基区与单晶发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距，是减小R_B的有效途径之一。另外，采用统一的掩模实现本征集电区窗口、选择注入集电区(SIC)掩模窗口和单晶发射区的自对准，且将多晶抬升外基区置于本征集电区窗口外部的隔离介质层上，可以最大限度地减小C_BC。

为了保证足够低的发射极-基极电容，现有技术中需要通过淀积得到非保形覆盖的氧化硅层，而该氧化硅层在本征集电区窗口外面的部分的厚度大于在本征集电区窗口内底部以及侧面的部分的厚度。因此才能在去掉位于本征集电区窗口底部露出的较薄非保形覆盖氧化硅层时，本征集电区窗口外的露出部分经过这一步腐蚀仍能保持足够大的厚度。为了得到这种非保形覆盖氧化硅层，本征集电区窗口要求具有较大的深宽比，这导致现有技术只适于制备本征集电区窗口和单晶发射区较窄的器件。现有技术对于本征集电区窗口和单晶发射区宽度的限制将导致器件的工作电流和输出功率受到限制，因此可能制约现有技术在射频、微波以至毫米波功率半导体器件及其集成电路等方面的应用。

发明内容

为了克服上述的缺陷，本发明提供一种能够有效缓解对于本征集电区窗口和单晶发射区宽度的限制的局部氧化抬升外基区全自对准双极晶体管及其制备方法。

为达到上述目的，一方面，本发明提供一种局部氧化抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的硅埋层集电区、生长在所述衬底和硅埋层集电区上的第二导电类型的轻掺杂硅外延层、在所述轻掺杂硅外延层内形成并且连接所述硅埋层集电区的第二导电类型重掺杂硅集电极引出区、在所述轻掺杂硅外延层中形成的场区介质层、位于所述轻掺杂硅外延层内的选择注入集电区、位于所述轻掺杂硅外延层上且对应所述选择注入集电区的本征基区外延层、位于所述本征基区外延层上的发射区-基区隔离介质区、位于所述发射区-基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层；所述发射区-基区隔离介质区由内侧的氮化硅侧墙和外侧的氧化硅层组成，所述氧化硅层包括位于氮化硅侧墙下的内延伸部、贴在氮化硅侧墙外壁上的氧化硅层主体、以及位于氧化硅层主体上端且向外凸出的外延伸部；所述抬升外基区包括第一导电类型重掺杂多晶硅层和位于所述多晶硅层侧面的Si/SiGe/Si多晶层，所述Si/SiGe/Si多晶层贴在所述发射区-基区隔离介质区的外侧壁上且位于所述外延伸部的下方。

另一方面，本发明提供一种局部氧化抬升外基区全自对准双极晶体管制备方法，所述方法包括下述步骤：

2.1采用第一导电类型轻掺杂硅片作为衬底10，在衬底10上形成第二导电类型重掺杂硅埋层集电区12；在衬底10和硅埋层集电区12上生长第二导电类型轻掺杂硅外延层14；