[发明专利]安全的低引脚数扫描

说明书

技术领域

本发明涉及无接触智能卡集成电路。

背景技术

集成电路的自动测试图案产生扫描，无论是具有测试压缩还是不具有测试压缩，通常都需要连接至集成电路的、具有下述功能的至少四个引脚：一个扫描输入引脚，一个扫描输出引脚，一个时钟引脚和一个扫描使能信号引脚。然而，例如，诸如图1中示出的无接触智能卡集成电路100之类的低引脚数集成电路通常仅具有总共四个引脚：用于也提供时钟并经由射频场提供功率至模拟模块140和数字模块130的天线的两个引脚120、121，专用于测试的一个输入/输出引脚124、和一个接地引脚128。因此，通常采用功能测试来测试无接触智能卡集成电路。然而，随着无接触智能卡集成电路100的数字模块130的复杂性增加，功能测试通常是不足够的，并且采用扫描链方法的结构测试通常在较少测试时间内提供更好的测试覆盖，但通常由于引脚要求而不可用。此外，允许在安全集成电路上进行直接扫描链访问，这通过允许访问集成电路的内部寄存器值而损害了安全性。

发明内容

本发明实施例提供了一种无接触智能卡集成电路，包括：数字模块；用于输入时钟信号的第一引脚，该第一引脚电耦接至所述数字模块；用于输入测试扫描序列和输出扫描数据的第二引脚，该第二引脚电耦接至所述数字模块；和测试控制逻辑，用于控制至所述第二引脚的输入和来自所述第二引脚的输出。

附图说明

图1示出典型的无接触智能卡。

图2示出根据本发明的实施例。

图3a-d示出根据本发明的实施例的时序图。

图4示出根据本发明的实施例。

图5a-e示出根据本发明的实施例的时序图。

具体实施方式

根据本发明，公开了基于安全扫描的测试，其仅需要使用诸如无接触智能卡之类的集成电路的一个时钟引脚和输入/输出引脚。此外，采用两级数据压缩以及保护集成电路的功能寄存器值的屏蔽信号。

屏蔽信号通常用于采用AND运算(与运算)来屏蔽不定(indeterminate)测试输出状态，使得这些状态不传播到签名(signature)产生器电路中，导致针对签名产生器的无效状态。例如可以通过集成电路的时钟域互通信(intercommunication)或非扫描部分，来产生这些不定测试输出状态。当产生扫描测试图案时这些不定状态的位置是已知的，因为扫描测试期间的所有扫描数据输入都由测试器控制。对于从不同的扫描测试图案值产生的不同测试扫描序列，不定状态可能在不同位置。例如，假设扫描输出值为“0101X001”，其中“X”指示不定状态的位置。例如，随后为屏蔽不定值所需的屏蔽信号为“11110111”，作为扫描输出值和屏蔽信号之间的AND运算的结果，其强制不定值“X”为“0”并输出“01010001”。应当注意，AND门用来进行屏蔽操作以防止不定值输入到签名产生器中。因此，可以采用能够屏蔽不定值并且对所有其它值都透明的其它组合逻辑。例如，与屏蔽值“0001000”相关联的OR(或)门提供与上述AND门相同的功能。对于本公开的剩余部分，采用AND门用于示例目的。

屏蔽值用来提供有意义的扫描签名，因为无效的扫描签名通常在用来产生扫描签名的值中包括一个或更多个不定值时产生。在对智能卡芯片攻击的情况下，例如，不能预先计算不定输出测试状态，使得攻击期间固定的或错误的屏蔽信号导致无效扫描签名。因此，如果攻击者在不知道正确屏蔽值的情况下试图移出扫描链，则攻击者将获得无效签名，该无效签名通常使得无法提取到任何有意义的信息。因此，需要正确屏蔽值，用来禁止对智能卡芯片的攻击。

图2示出根据本发明的实施例。智能卡集成电路200具有时钟引脚/焊盘201和测试引脚/焊盘202。时钟引脚/焊盘201连接至多路复用器275的输入217、时钟分频器270的输入261和测试控制逻辑230的输入273。时钟分频器270的输出262连接至数字模块240的时钟输入263和反相器260的输入。反相器260输出连接至多路复用器275的输入216。多路复用器275的输出218连接至签名产生器220。