[发明专利]一种阵列基板及其驱动控制方法和显示装置

权利要求书

1.一种阵列基板，包括多条栅线，其特征在于，

相邻的两根栅线中的第一栅线连接第一开关装置，第二栅线连接第二开关装置；

所述第一开关装置和所述第二开关装置与同一根控制线连接，并和同一栅级驱动输出通道连接；

所述控制线控制所述第一开关装置导通时，所述第二开关装置闭合；所述控制线控制所述第二开关装置导通时，所述第一开关装置闭合。

2.根据权利要求1所述的阵列基板，其特征在于，

所述第一开关装置包括：第一薄膜晶体管；所述第一薄膜晶体管的栅级与所述控制线连接；

所述第二开关装置包括：非门及第二薄膜晶体管；所述非门的输入端与所述控制线连接，所述非门的输出端与所述第二薄膜晶体管的栅极连接。

3.根据权利要求2所述的阵列基板，其特征在于，

所述第一薄膜晶体管和所述第二薄膜晶体管的源极均与所述栅级驱动输出通道连接；

所述第一薄膜晶体管的漏极与所述第一栅线连接；

所述第二薄膜晶体管的漏极与所述第二栅线连接。

4.根据权利要求1所述的阵列基板，其特征在于，

所述第一开关装置包括：PMOS晶体管；

所述第二开关装置包括：NMOS晶体管；

所述PMOS晶体管和所述NMOS晶体管的栅极均与所述控制线连接。

5.根据权利要求4所述的阵列基板，其特征在于，

所述PMOS晶体管和所述NOMS晶体管的源极均与所述栅级驱动输出通道连接；

所述PMOS晶体管的漏极与所述第一栅线连接；

所述NOMS晶体管的漏极与所述第二栅线连接。

6.根据权利要求3或5所述的阵列基板，其特征在于，所述第一栅线和所述第二栅线均与所述阵列基板的亚像素的薄膜晶体管连接，所述亚像素的薄膜晶体管还与所述阵列基板的数据线以及像素电极连接。

7.根据权利要求6所述的阵列基板，其特征在于，同一条数据线连接同一颜色的亚像素，相邻的两条数据线连接不同颜色的亚像素；

所述第一栅线与相邻的两个相同颜色的亚像素中的第一亚像素的薄膜晶体管连接，所述第二栅线与相邻的两个相同颜色的亚像素中的第二亚像素的薄膜晶体管连接。

8.根据权利要求6所述的阵列基板，其特征在于，相邻的两个不同颜色的亚像素连接同一数据线；

所述第一栅线与所述相邻的两个不同颜色的亚像素中的第一亚像素的薄膜晶体管连接，所述第二栅线与所述相邻的两个不同颜色的亚像素中的第二亚像素的薄膜晶体管连接。

9.根据权利要求6所述的阵列基板，其特征在于，相邻的两个不同颜色的亚像素连接同一数据线；

所述第一栅线连接相同颜色的亚像素，并与相邻的两个不同颜色的亚像素中的第一亚像素的薄膜晶体管连接；

所述第二栅线连接相同颜色的亚像素，并与相邻的两个不同颜色的亚像素中的第二亚像素的薄膜晶体管连接。

10.根据权利要求1所述的阵列基板，其特征在于，所述控制线向所述第一开关装置和所述第二开关装置输出的控制信号的时序与时钟脉冲垂直信号的时序相同；

栅极驱动输出通道的控制信号的脉冲宽度为所述时钟脉冲垂直信号的脉冲的2倍。

11.一种阵列基板的驱动控制方法，应用于如权利要求1-10任一项所述的阵列基板，其特征在于，包括：

通过控制线向第一开关装置和所述第二开关装置输出一电压信号，其中，所述电压信号使所述第一开关装置导通时，所述第二开关装置闭合；或者所述电压信号使所述第二开关装置导通时，所述第一开关装置闭合；

在所述电压信号使所述第一开关装置或者所述第二开关装置导通时，与所述第一开关装置和所述第二开关装置连接的栅级驱动输出通道输出的电压信号加载到相应的亚像素的薄膜晶体管。

12.根据权利要求11所述的阵列基板的驱动控制方法，其特征在于，所述控制线向所述第一开关装置和所述第二开关装置输出的控制信号的时序与时钟脉冲垂直信号的时序相同或者控制信号的脉冲宽度为所述时钟脉冲垂直信号的脉冲的2倍。

13.一种显示装置，其特征在于，包括如权利要求1－10任一项所述的阵列基板。