[发明专利]一种基于FPGA实现FM调频和解调数字逻辑电路的方法

说明书

技术领域

本发明涉及数字通信系统，尤其涉及一种基于FPGA实现FM调频和解调数字逻辑电路的方法。

背景技术

FM是一种调制方式，即使在短波范围内的27-30MHz之间，作为业余电台、太空、人造卫星通讯应用的波段，也有采用调频（FM）方式的。FM最早的应用是用于FM收音机，是通过采用FM调频载波方式传输无线电信号的收音机。由于采用的波长较短，因此传输的信号要比采用AM波长传播信号的收音机要好很多，但是因为是短波，因此传播距离比较短。

在调频技术中，基础频率调变是模拟角度调变的一种，它会利用携带信息的基带信号改变载波频率，这些基带信号通常称为信息或信息信号m（t）。调频广播通讯最常传送音频信号，但它也能传送带有低带宽数字信息的数字数据，这些数字信息在欧洲称为无线数据系统 (RDS)，在美国则称为无线广播数据系统 (RBDS)。

调频信号的最简单产生方法是利用压控振荡器（VCO）产生调频信号，将电压信息信号m（t）加到压控振荡器的控制电压，输出信号X（t）则是固定振幅的正弦载波，其频率在理想情形下应该是控制电压的线性函数。

当前调频信号的调制解调, 多数使用硬件设备, 其特点是实时性好, 但是需要结构复杂的专用设备,解调失真较大。随着数字化波形测量技术的发展, 人们已经可以使用数字化方法实现解调过程, 但其实时性较差, 解调误差较大, 解调时间分辨力和解调失真受载波信号周期的限制。

发明内容

鉴于传统的模拟调频（FM）技术存在的不足和缺陷，本发明的目的是提供一种基于FPGA实现FM调频和解调数字逻辑电路的方法，采取本方法可以使调制指数在一个较大的范围内实现FM调制。

本发明为实现上述目的所采取的技术方案是：一种基于FPGA实现FM调频和解调数字逻辑电路的方法，其特征在于：实现FM调频数字逻辑电路的方法是：将输入的模拟音频信号通过A/D转换后的数字信号在FPGA上与调频指数Kf做乘法运算，运算后的信号数据与输入的载波频率控制字CCW通过加法器相加，将每次得到的受模拟信号幅度控制的当前时钟频率参数下的音频信号频率控制字与累加器的输出结果做加法运算，运算结果即为对应于载波角频率的相位，该相位通过COS_ROM查表的方式生成相应的FM调制的数字波形，该数字波形信号再经过DAC转换后即得到调制完成的FM模拟信号。

本发明实现FM解调数字逻辑电路的方法是：将接收到的模拟调频信号通过A/D转换后的数字信号在FPGA上分成两路分别与余弦载波角频率和正弦载波角频率做乘法运算，运算后的两路信号分别通过低通滤波器滤除高频信号，即得到两路余弦频率信号和正弦频率信号，两路频率信号通过Cordic算法算出相位角，然后通过差分器将前一次的相位值和本次相位值做减法运算，即得到解调后的数字信号，最后将数字信号通过DAC转换成模拟的音频信号输出到扬声器。

本发明所产生的有益效果是：采用本方法可以使调频指数在一个较大的范围内实现FM调制，即宽带调频和窄带调频；其载波频率稳定且可靠，从而避免了如传统模拟器件带来的一些噪声干扰和一些不稳定因素，其调制解调电路具有性能良好，工作稳定等特点。

附图说明

图1为本发明实现的FM调制逻辑电路原理框图；

图2为本发明实现的FM解调逻辑电路原理框图。

具体实施方式

以下结合附图对本发明作进一步说明：参照图1，FM的调频逻辑电路实现原理：将模拟音频信号                                               经过A/D转换后（A/D采用的是ADS62C17芯片，11位数字输出）输出受模拟信号幅度决定的数字信号输送给FPGA对应IO口，受调频指数控制最大频偏，与调频指数做乘法运算；运算后的结果与载波频率控制字CCW相加，就可得到一个受模拟信号幅度控制的频率字：

式中：为频率字，CCW为载波频率控制字，为调频指数，为模拟音频信号，?ccw是相对于当前时钟下，相位位宽为N比特的载波频率控制字，?ADC(t)是相对于当前时钟频率参数下的音频信号频率控制字，通过累加器（即积分器）将每次的受模拟信号幅度控制的频率字与累加器的输出结果做加法运算（输出结果在初始化时置0），运算之后得到的即为对应于载波角频率的相位角：