[发明专利]一种电路测试控制方法及装置

说明书

技术领域

本发明涉及微电子芯片技术领域，更具体而言，涉及一种电路测试控制方法及装置。

背景技术

SOC（片上系统，System On a Chip）是指在单个芯片上集成一个完整的系统，包括必要的功能模块，例如，数字逻辑模块包含：中央处理器、总线单元；模拟模块包括：存储器、电源系统、时钟晶振。由于SOC的高效集成性能，SOC成为替代集成电路的主要解决方案，而且已经成为当前微电子芯片发展的必然趋势。

而在一般芯片的生产过程中，要对芯片的各部分模块分别进行测试，以便于判断芯片的好坏。在芯片测试模式下，芯片内所有的资源都是开放，并不受权限的保护，攻击者会利用这一点对芯片进行攻击并获取芯片的信息和数据。对于SOC的测试，通过接通SOC的相应测试管脚进入测试模式，外部控制信号发出相应的测试模式选择信号，启动芯片内部相应的测试项，进入测试。在完成当前测试项后，需要先下电，接通相应的测试管脚后，转换到另一个相应测试项。上述进入SOC测试的方式，过于简单，使得SOC芯片信息和数据安全性受到很大的威胁，同时，转换测试项的方式繁琐，使得测试过程很不方便。

发明内容

本发明实施例提供一种电路测试控制方法和装置，以提高SOC芯片上数据的安全性。

本发明实施例提供下述技术方案：

第一方面，本发明实施例提供了一种电路测试控制方法，包括：

在进入测试模式后，接收第一测试口令，以及与所述第一测试口令对应的第一测试模式信号；

将所述第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。

可选的，当接收到的第一测试口令为不同的多条第一测试口令时，所述将第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片具体为：

将所述不同的多条第一测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片。

可选的，在对所述第一测试项测试结束后，所述方法还包括：

接收第二测试口令，以及与所述第二测试口令对应的第二测试模式信号；

将所述第二测试口令与所述预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试。

可选的，当接收到的第二测试口令为不同的多条第二测试口令时，所述将第二测试口令与预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片具体为：

将所述不同的多条第二测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片。

可选的，在测试结束后，所述方法还包括：将所述测试模式切换为正常应用模式。

可选的，所述将测试模式切换为正常应用模式具体包括：通过控制所述SOC芯片上的保护链路的断开，将所述测试模式切换为正常应用模式。

第二方面，本发明实施例还提供了另一种电路测试控制方法，包括：

在进入测试模式后，接收多条测试口令，以及与所述多条测试口令对应的多个测试模式信号；

将所述多条测试口令中的每条测试口令分别与预设口令进行匹配，并将匹配成功的多条测试口令对应的多个测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试。。

第三方面，本发明实施例还提供了一种电路测试控制装置，包括：

第一接收单元：用于接收第一测试口令；

第二接收单元：用于接收与所述第一测试口令对应的第一测试模式信号；

匹配单元：用于将所述第一测试口令与预设口令进行匹配；

输入单元：用于在所述第一测试口令与预设口令匹配成功后，将所述第一测试模式信号输入所述片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。

可选的，所述第一接收单元接收到的第一测试口令为不同的多条第一测试口令时，所述匹配单元，还用于将所述不同的多条第一测试口令分别与预设口令进行匹配；所述输入单元：还用于在所述匹配单元将所述不同的多条第一测试口令分别与预设口令全部匹配成功时，将所述第一测试模式信号输入所述片上系统SOC芯片。

可选的，所述第一接收单元：还用于接收第二测试口令；