[发明专利]制造谐振式传感器的方法

说明书

本申请要求2011年12月2日提交的日本专利申请第2011-264543号的优先权，其全部内容通过引用结合于此。

技术领域

本文中描述的实施例涉及制造谐振式传感器的方法。

背景技术

图6-图17示出了相关技术的谐振式传感器的必要部分的构成。

图6示出了必要组件的结构，图7-图15示出了制造过程，图16A和16B示出了对应于图6的必要组件的电路，以及图17示出了相关技术的谐振式传感器的操作。

下面将描述制造过程。如图7所示，氧化硅膜10a形成在n-型单晶硅衬底1上然后被图案化。在氧化膜去除区域中通过对衬底进行底切在衬底1中形成凹槽，通过选择性外延生长，以10¹⁸cm^-3的硼浓度在此形成p+单晶硅11。

然后，在p+单晶硅层11的表面上以3×10¹⁹cm^-3或更高的硼浓度向上生长p++单晶硅12a。p++单晶硅层12a后面作为振动梁3，以及后面在振动梁下方在当前被p+单晶硅层11占用的空间中形成间隙。然后，如图8所示，氧化硅膜10b形成在包括p++单晶硅层12a的表面的衬底1的表面上。通过部分去除氧化硅膜10b形成的凹槽D后面将用作至衬底1的壳体4的接地部分。

然后，如图9所示，氮化硅膜13形成在氧化硅膜10b的表面上和凹槽D的内部，然后被图案化。后面将在当前被位于p++单晶硅层12a（振动梁3）上的氧化硅膜10b和氮化硅膜13的那些部分占用的空间中，在振动梁3上方形成间隙。电容量由这些膜的厚度以及振动梁3的面积来确定。因此，通过适当调节这些尺寸，可以优化驱动振动梁3所需的电容量和由振动梁3检测所需的电容量。

然后，如图10中所示，p++多晶硅14形成在整个表面上并被图案化来形成用于牺牲层蚀刻的蚀刻液体引入孔E。p++多晶硅层14后面将用作从壳体4向电极引出的互连。该互连可以使用p++/p+单晶硅或通过在选择性外延生长之前将杂质扩散至硅衬底1中来形成。通过使硅衬底1和互连之间的寄生电容最小化的方法来形成互连是有利的。

接下来，如图11所示，氢氟酸通过蚀刻液体引入孔E被引入，因此，部分氮化硅膜13和部分氧化硅膜10b被去除。在至硅衬底1的连接部分中，氮化硅膜13因为其低蚀刻率被用作蚀刻阻挡层。

然后，如图12所示，p+单晶硅层11被碱性溶液（例如，联氨，KOH或TMAH）去除。P++单晶硅层12a和p++多晶硅14都因为其高杂质浓度而不被蚀刻。在使用碱性溶液蚀刻过程中，n-型硅衬底1可以通过对其施加1至2V的电压而防止被蚀刻。利用在<111>方向上的单晶硅的蚀刻率为低的事实，在振动梁3的纵向上的蚀刻被阻止。

然后，如图13所示，（由通过溅射形成的SiO₂、玻璃等制成的）密封部件15通过溅射、蒸发、CVD、外延生长等形成，因此蚀刻液体引入孔E被关闭，并且形成微小真空室5。壳体4和振动梁3之间的电绝缘可以通过例如在该步骤之前通过热氧化作用来在振动梁3的表面上和真空室5的内表面上形成硅氧化膜而变得更稳定。在这种情况下，密封部件可以由导电材料制成。

然后，如图14中所示，从振动梁3和壳体4引出的电互连通过对p++多晶硅层14进行图案化来形成，并且形成了焊盘电极。

然后，如图15所示，通过从背面减薄硅衬底1来形成隔膜。

图16A是示出了已经通过对p++多晶硅层14进行图案化将电互连20形成为连接到振动梁3和壳体4、以及焊盘A1电极21也已经形成的状态的平面图。

图16B是包括图6的组件的谐振式传感器的电路示意图。在图16B中，Vb表示偏置电压（恒电压）；Vi表示驱动电压（AC电压）；R1和R2表示线路电阻；以及R3表示衬底电阻。C1表示振动梁3和壳体4之间的电容，C2表示寄生电容，以及C3和C4代表衬底1和互连20之间的电容。这些参数的值由互连形成方法、互连20的图案以及其他因素决定。为了最小化这些参数的值而确定这些因素。

参考图16B，如果振动梁3和壳体4之间的电容C1是恒定的，则输出电流的幅值与（C1+C2）·Vi·ω成比例，其中ω是驱动电压Vi的频率。另一方面，当电容C1在频率ω谐振时，增加了幅值大约与ΔC1·Vb·ω成比例的电流，其中ΔC1是由于谐振而导致的C1的变化成分。使用该电流变化来确定谐振频率。