[发明专利]一种多频段快速扫频干扰源及其信号产生方法

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种多频段快速扫频干扰源及其信号产生方法。

背景技术

干扰源是在无线电通信系统中，被确定是产生干扰的发射、辐射或感应，也就是产生妨碍无线电接收信号的那些杂乱的电波。干扰源也属于一种信号产生设备，是指在无线电通信系统中，自行产生干扰信号，以达到阻止通信设备接收信号的无线电管制设备。

当今信息时代，通信技术的发展日新月异，移动通信作为通信家族中的一支独秀，更是在人们的生活及工农业生产等各个领域扮演着重要的角色，但手机等通信设备在带给人们生活极大便利的同时，也产生一些不容忽视的问题。由于移动通信网络的覆盖面甚广，在有些场合网络的出现，手机等通信设备的使用反而给人们带来麻烦，甚至会出现安全隐患，如：

1）会成为新的泄密渠道，对保密信息安全构成威胁；

２）成为新的噪声污染源，干扰了正常工作秩序；

３）成为新的不安全因素，给企业安全生产带来隐患；

４）成为新的犯罪手段，给社会稳定带来影响。

所以，在有些特殊的场所我们就需要人为地破坏或限制这种网络，避免移动网络带来的危害，在这种前提下，移动通信多频段快速扫频干扰源就应运而生了。

 

发明内容

本发明就是要解决上述问题，提供一种多频段快速扫频干扰源，对手机等通信设备通信赖以生存的无线网络实施了电磁干扰，使手机等通信设备无法入网，进而也就无法接收移动网络传来的信息，以及无法通过网络向外发出信息。

本发明的另一个目的是提供这种多频段快速扫频干扰源信号的产生方法。

为了达到上述效果，本发明提供一种多频段快速扫频干扰源，包括用于设置干扰信号的控制参数的主控制模块；

对控制参数进行高速数字处理并通过DDS直接数字频率合成产生中频信号的数字处理模块；

用于产生本振信号的本振模块；

将数字处理模块产生的中频信号与本振模块产生的本振信号进行混频的混频模块；

对混频模块产生的干扰信号进行信号放大的功放模块；

对经功放模块信号放大的干扰信号进行合路输出的合路模块；

和将合路后的射频干扰信号发射出去的天线。

上述方案的优选方案是，所述主控制模块通过RS-232通信协议与所述数字处理模块进行通信；所述数字处理模块通过RS-485总线与所述的本振模块、功放模块分别进行通信。

所述数字处理模块包括FPGA芯片和单片机，所述单片机控制产生的参考信号提供给DDS芯片并由所述FPGA芯片控制处理DDS芯片合成产生所需中频信号。

所述混频模块产生的干扰信号的频段包括TD-SCDMA全频段、DCS全频段、WCDMA全频段。

所述干扰信号的控制参数包括干扰模式、干扰带宽、干扰强度、扫频时间间隔、扫频步进。

上述的多频段快速扫频干扰源信号的产生方法，包括如下步骤：

（1）在主控制模块上设置干扰信号的控制参数：干扰模式、干扰带宽、干扰强度、扫频时间间隔与扫频步进；

（2）根据设置的控制参数进行高速数字处理并通过DDS直接数字频率合成产生中频数字信号，对该中频数字信号进行D/A转换器转换为中频模拟信号；

（3）根据干扰信号的控制参数设定射频的频点合成本振频率，将具有该本振频率的本振信号与（2）产生的中频模拟信号通过混频模块进行混频，得到TD-SCDMA全频段、DCS全频段、WCDMA全频段三路干扰信号；

（4）对（3）中产生的三路干扰信号利用功放模块进行信号放大处理后，一并通过合路模块对此三路干扰信号合路输出，再将得到的射频干扰信号通过天线发射出去。

本发明的数字处理模块通过DDS直接数字频率合成技术合成中频信号，其原理是利用采样定理，根据相位间隔对正弦信号进行取样、量化、编码，然后储存在EPROM中构成一个正弦查询表，通过查表法产生波形。主要是由控制数据、参考时钟倍乘器、相位全加器、相位寄存器、D／A转换器与高速比较器组成；控制数据在6位参考时钟倍乘器产生的参考时钟的控制下，对控制数据向控制字寄存器内写入的频率控制字在相位全加器进行线性累加，再通过相位寄存器得到的相位码对相位全加器内波形存储器寻址，使之输出相应的幅度码，并经过D/A转换器得到相对应的阶梯波，最后经高速比较器得到连续变化的所需频率的DDS信号输出。

其中DDS输出信号的频率F与参考时钟频率f以及频率控制字K之间的关系式为：