[发明专利]掺杂失效的分析方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种掺杂失效的分析方法。

背景技术

在半导体集成电路制造中，掺杂是一种通用的工艺，当掺杂失效时往往造成最后形成的芯片产品的失效，因此如何判断掺杂是否失效，并根据判断结果来确定芯片产品的失效是否是有掺杂失效引起的是芯片产品失效分析中的一种重要分析方法。现有掺杂失效的分析方法包括：

1、对器件的电学测试来佐证，该方法是通过对器件的各个端口或电极施加电应力，从而监控各电极的电压电流等了解特性。该方法存在的问题是：

1.1、对器件的测试需要用到复杂的纳米探针技术或者衬垫（pad）用微探针分析。

1.2、即使明确器件电学特性异常，仍无法确认器件失效是否是由掺杂失效造成的，因为器件失效可能是由掺杂、刻蚀、对准、异常冗余物等多个原因造成。

2、针对杂质种类和浓度的染色处理。该方法存在的问题是：

2.1、染色与染色用药液的配比、时间密切相关，需要反复试验，耗时耗力；

2.2、当异常掺杂的剂量或浓度差异较小时，染色成功率大大降低。

3、二次离子质谱分析（SIMS）。该方法存在的问题是：分析复杂，成本昂贵，而且对样品尺寸的限制大，体现在要求长宽都在100微米以上。

发明内容

本发明所要解决的技术问题是提供一种掺杂失效的分析方法，能准确快速验证掺杂相关的失效，能大大减少测试图形尺寸、实现小尺寸图形的掺杂失效分析，能大大节省芯片失效分析的时间和确保失效分析的准确性，为明确工艺原因及提升相关产品的良率发挥重大作用。

为解决上述技术问题，本发明提供的掺杂失效的分析方法包括如下步骤：

步骤一、提供一掺杂符合要求的良品硅片，该良品硅片用于对待测样品硅片进行比较分析。

步骤二、对所述良品硅片和所述待测样品硅片进行处理，该处理将所述良品硅片和所述待测样品硅片的衬底表面上的膜层结构都去除，直至露出所述良品硅片和所述待测样品硅片的衬底表面。

步骤三、将处理过的所述良品硅片和所述待测样品硅片分别放置在一导电底座上，且通过锡焊料分别将所述良品硅片和所述待测样品硅片的底部和对应底座紧密品质粘贴在一起。

步骤四、分别在所述良品硅片和所述待测样品硅片上选定一测试图形，所述良品硅片上的测试图形和所述待测样品硅片上的测试图形的尺寸相同，且所述良品硅片和所述待测样品硅片上的测试图形区域处从硅片的表面到底部的掺杂类型相同。

步骤五、采用扩展电阻测试设备进行测试条件设置，测试条件设置包括整修工具参数设置和认证测试参数设置。

步骤六、根据所设定的测试条件，采用单针分别对所述良品硅片上的测试图形和所述待测样品硅片上的测试图形进行认证测试，测试后分别得到所述良品硅片的电阻值的数据、以及所述待测样品硅片的电阻值的数据。

步骤七、对所述良品硅片和所述待测样品硅片的电阻值的数据进行比较，当所述待测样品硅片的电阻值为所述良品硅片电阻值的95%～105%时，所述待测样品硅片的掺杂有效；当所述待测样品硅片的电阻值为所述良品硅片电阻值的95%～105%的范围之外时，所述待测样品硅片的掺杂失效。

进一步的改进是，步骤二中的处理工艺采用氢氟酸进行腐蚀处理。

进一步的改进是，步骤三中的所述底座为无倾角的平面底座。

进一步的改进是，步骤四中所选定的所述良品硅片和所述待测样品硅片上的测试图形要求是：所述良品硅片和所述待测样品硅片上的测试图形的区域都要平坦且杂质分布均匀、且所述良品硅片和所述待测样品硅片上的测试图形的掺杂类型和位于对应测试图形底部的掺杂区域或硅片衬底的掺杂类型都相同；所述良品硅片和所述待测样品硅片上的测试图形的长度和宽度都分别大于所述扩展电阻测试的针的直径。

进一步的改进是，步骤五中所述整修工具参数设置包括：

将所要测试的所述良品硅片或所述待测样品硅片都设定为QTA组件或都设定为PEN组件。在所要测试的所述良品硅片或所述待测样品硅片的测试图形中设定测试的初始点。

步骤五中认证测试参数设置包括：

根据所述初始点的设定设置极性；设置测试点数，测试点数大于等于1；设置步径，步径大于针的直径；设置认证测试的组件，所述整修工具中将所要测试的所述良品硅片或所述待测样品硅片都设定为QTA组件时，所述认证测试的组件设定为QTA；所述整修工具中将所要测试的所述良品硅片或所述待测样品硅片都设定为PEN组件时，所述认证测试的组件设定为PEN。