[发明专利]集成电路SPICE模型中的应力影响模型的优化

权利要求书

1.一种优化集成电路SPICE模型中的应力影响模型的方法，该应力影响模型利用版图参数和与工艺相关的工艺模型参数来计算应力对晶体管参数的影响，所述方法包括：

获取版图中多个版图区域的至少一个版图参数的值以及晶圆上相对应的多个晶圆区域的至少一个工艺参数的值；

基于所获取的版图参数的值和工艺参数的值，建立表示所述工艺参数对版图参数的依赖性的函数；以及

将所述函数作为工艺模型参数应用到所述应力影响模型中。

2.如权利要求1所述的方法，其中，所述函数是半对数函数或线性函数，并且所述函数是通过对所获取的多个版图区域的版图参数的值和多个晶圆区域的工艺参数的值进行拟合来建立的。

3.如权利要求1所述的方法，其中，所述工艺参数是对晶体管施加应力的工艺中所涉及的工艺参数。

4.如权利要求3所述的方法，其中，所述工艺参数是与嵌入式SiGe（eSiGe）工艺相关的工艺参数。

5.如权利要求4所述的方法，其中，所述工艺参数包括以下至少一个：嵌入的SiGe中的Ge含量，源/漏凹陷区的深度，嵌入的SiGe的体积，SiGe的生长速率，外延生长的SiGe膜的厚度。

6.如权利要求1所述的方法，其中，所述版图参数包括硅覆盖率，其中，硅覆盖率被定义为：在给定的版图区域中，露出硅的部分的面积与该版图区域的面积之比。

7.如权利要求1所述的方法，其中，所述版图参数的值是从物理版图设计图形中提取的，并且，所述工艺参数的值是利用工艺监测工具从与该物理版图设计图形相对应的晶圆上测得的。

8.如权利要求1所述的方法，其中，所述至少一个工艺参数包括多个工艺参数，并且，建立所述函数包括：

针对每一个工艺参数，建立表示该工艺参数对版图参数的依赖性的子函数，并且

将各个子函数进行组合以得到所述函数。

9.如权利要求1所述的方法，其中，所述晶体管参数包括载流子迁移率和阈值电压中的至少一个，并且，如果所述晶体管参数包括载流子迁移率，则所述工艺模型参数包括KU0，而如果所述晶体管参数包括阈值电压，则所述工艺模型参数包括KVTH0、STK2和STETA0，其中：

KU0是针对应力影响的基础载流子迁移率增强因子，

KVTH0是针对应力影响的VTH偏移因子，

STK2是与VTH0的变化有关的K2偏移因子，

STETA0是与VTH0的变化有关的ETA0偏移因子，

其中，VTH是晶体管阈值电压，VTH0是衬底零偏置时的阈值电压，K2是二阶体偏置系数，ETA0是亚阈值区域中的漏致势垒降低（DIBL）系数。

10.一种优化集成电路SPICE模型中的应力影响模型的装置，该应力影响模型利用版图参数和与工艺相关的工艺模型参数来计算应力对晶体管参数的影响，所述装置包括：

获取版图中多个版图区域的至少一个版图参数的值以及晶圆上相对应的多个晶圆区域的至少一个工艺参数的值的部件；

基于所获取的版图参数的值和工艺参数的值，建立表示所述工艺参数对版图参数的依赖性的函数的部件；以及

将所述函数作为工艺模型参数应用到所述应力影响模型中的部件。

11.如权利要求10所述的装置，其中，所述函数是半对数函数或线性函数，并且所述函数是通过对所获取的多个版图区域的版图参数的值和多个晶圆区域的工艺参数的值进行拟合来建立的。

12.如权利要求10所述的装置，其中，所述工艺参数是对晶体管施加应力的工艺中所涉及的工艺参数。

13.如权利要求12所述的装置，其中，所述工艺参数是与嵌入式SiGe（eSiGe）工艺相关的工艺参数。

14.如权利要求13所述的装置，其中，所述工艺参数包括以下至少一个：嵌入的SiGe中的Ge含量，源/漏凹陷区的深度，嵌入的SiGe的体积，SiGe的生长速率，外延生长的SiGe膜的厚度。

15.如权利要求10所述的装置，其中，所述版图参数包括硅覆盖率，其中，硅覆盖率被定义为：在给定的版图区域中，露出硅的部分的面积与该版图区域的面积之比。