[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，半导体集成电路的制造是极其复杂的过程。在半导体集成电路的后段制程（BEOL）中，通常需要在金属互连线间采用氧化硅等普通绝缘材料，以使相邻的金属互连线电隔离。然而，随着元件的微型化及集成度的增加，电路中互连导线数目不断的增多，互连导线架构中的电阻(R)及电容(C)寄生效应增大，而寄生效应的增大造成严重的传输延迟(RC Delay)。因此，现有技术在半导体工艺的后段制程（BEOL）中通常采用低k（介电常数小于2.5）介电薄膜作为绝缘材料层，以减少相邻金属线之间的电容耦合，降低传输延迟。

现有技术中常用的半导体器件的制造方法，在形成低k介电薄膜时，如图1所示，一般包括如下步骤：

步骤E1、提供衬底，在所述衬底上沉积低k介电材料层。

示例性的，所述衬底为形成了前端器件的半导体衬底，该低k介电材料层直接形成于衬底的刻蚀停止层之上。

本领域的技术人员可以理解，所述衬底并不以半导体衬底为限，所述低k介电材料层亦不以形成于刻蚀停止层之上为限。

步骤E2、对所述低k介电材料层进行紫外光固化处理（UV cure process）。

进行紫外光固化处理后，所述低k介电材料层上一般会出现很多小孔（pore），形成多孔（Porosity）结构。

步骤E3、在所述低k介电材料层上形成硬掩膜（Hard Mask）。

进行紫外光固化处理后，在低k介电材料层上形成硬掩膜。其中，所述硬掩膜为自下而上由低k介电材料、正硅酸乙脂（TEOS）、金属和氧化物材料形成的多层硬掩膜结构。

经过上述工艺流程，完成了现有技术中的低k介电薄膜的制造。按照上述方法形成的低k介电薄膜，由于低k介电材料层具有多孔结构，很容易吸收器件中的水分（moisture），导致在低k介电材料层与硬掩膜之间产生隆起缺陷（bump defect）。而隆起缺陷造成的低k介电薄膜不良，会传递到整个半导体器件中，很容易造成半导体器件的良率下降。

因此，有必要提出一种新的半导体器件的制造方法，以解决现有技术中出现的上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：

步骤S101：提供衬底，在所述衬底上形成低k介电材料层；

步骤S102：对所述低k介电材料层进行紫外光固化处理；

步骤S103：对所述低k介电材料层进行氦等离子体处理，并利用四甲基硅烷对所述低k介电材料层进行处理；

步骤S104：在所述衬底上形成第一硬掩膜。

其中，在所述步骤S103中，对所述低k介电材料层进行氦等离子体处理的工艺条件为：气体压力为4~7torr，气体流速为 100~1000sccm，功率为150-500W。

其中，在所述步骤S103中，利用四甲基硅烷对所述低k介电材料层进行处理时，所采用的载体气体为氦气，载体气体的流速为 100~1000sccm。

其中，在所述步骤S103中，利用四甲基硅烷对所述低k介电材料层进行处理的工艺条件为：气体压力为4~7torr，气体流速为 100~1000sccm，采用的功率为150-500W。

其中，在所述步骤S104中所形成的第一硬掩膜为低k介电材料。

其中，在所述步骤S104之后还包括步骤S105：对所述第一硬掩膜进行氦等离子体处理，并利用四甲基硅烷对所述第一硬掩膜进行处理。

其中，在所述步骤S105中，对所述第一硬掩膜进行氦等离子体处理的工艺条件为：气体压力为4~7torr，气体流速为100~1000sccm，功率为150-500W。

其中，在所述步骤S105中，利用四甲基硅烷对所述第一硬掩膜进行处理时，所采用的载体气体为氦气，载体气体的流速为 100~1000sccm。

其中，在所述步骤S105中，利用四甲基硅烷对所述第一硬掩膜进行处理的工艺条件为：气体压力为4~7torr，气体流速为 100~1000sccm，采用的功率为150-500W。

其中，在所述步骤S105之后还包括步骤S106：在所述衬底上形成第二硬掩膜。

其中，所述第二硬掩膜的材料为正硅酸乙脂。

进一步的，在所述步骤S106之后还包括步骤S107：在所述第二硬掩膜上形成金属硬掩膜。