[发明专利]存储器电路

说明书

技术领域

本发明涉及半导体领域，特别涉及一种共享控制线的存储器电路。

背景技术

闪存以其便捷、存储密度高、可靠性好等优点成为非挥发性存储器中研究的热点。现有的闪存需要更高的存储密度，因此研制高存储密度的闪存是闪存技术发展的重要推动力。但是传统的的闪存在迈向更高存储密度的时候，由于受到结构的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战。

一般而言，闪存分为分栅式闪存和堆叠式闪存两种结构。相比堆叠式闪存，分栅式闪存由于其特殊的结构，在编程和擦除过程中都体现出其独特的性能优势，具有较高的编程效率，且字线的结构可以避免“过擦除”等优点，应用尤其广泛。但是由于分栅式闪存相对于堆叠式闪存多了一个字线会导致芯片面积的增加，为了提高闪存的存储密度，通常必须要改进闪存的结构。

公开号为CN1870297A的中国专利文献提供了一种闪存存储单元结构及其制备方法，通过采用两层氮化硅作为浮栅，在横向和纵向方向上分别存储四位数据，实现了每个闪存存储单元能存储四个数据的功能，大大得提高了闪存的存储密度。但是形成所述闪存存储单元结构的工艺较为复杂。

发明内容

本发明解决的问题是提供一种共享控制线的存储器电路，在不改变存储单元结构的情况下，减小了存储器电路所占的芯片面积，从而有利于提高存储器的存储密度。

为解决上述问题，本发明技术方案提供了一种存储器电路，包括：若干个扇区，每一扇区至少包括两行平行的存储单元，所述存储单元包括第一存储位单元和第二存储位单元；每一行存储单元对应于一条第一控制线、一条第二控制线和一条字线，所述第一控制线控制第一存储位单元，所述第二控制线控制第二存储位单元，所述第一控制线、第二控制线和字线互相平行；若干条与所述字线垂直的位线；同一扇区内的至少两条相邻第一控制线互相连接，同一扇区内的至少两条相邻第二控制线互相连接。

可选的，还包括若干个扇区译码单元，每个扇区译码单元对应于一个扇区，所述扇区译码单元包括第一控制线译码单元、第二控制线译码单元和字线译码单元，所述字线译码单元用于控制同一扇区中每一条字线的电压，所述第一控制线译码单元用于控制同一扇区第一控制线的电压，所述第二控制线译码单元用于控制同一扇区第二控制线的电压。

可选的，当同一扇区的第一控制线全部互相连接，同一扇区的第二控制线全部互相连接，所述第一控制线译码单元用于同时控制同一扇区中所有的第一控制线的电压，所述第二控制线译码单元用于同时控制同一扇区所有的第二控制线的电压。

可选的，当进行编程操作或读取操作时，同一扇区的第一控制线的电压相等，同一扇区的第二控制线的电压相等，待编程或待读取的存储单元对应的字线的电压与其余字线的电压不同。

可选的，位于一个扇区内的一部分第一控制线互相连接，位于一个扇区内对应的一部分第二控制线互相连接，且位于一个扇区内的另一部分第一控制线互相连接，位于一个扇区内对应的另一部分第二控制线互相连接，所述第一控制线译码单元用于同时控制不同部分的第一控制线的电压，所述第二控制线译码单元用于同时控制不同部分的第二控制线的电压。

可选的，当进行编程操作或读取操作时，同一部分的第一控制线的电压相等，与同一扇区的其余部分、其余扇区的第一控制线的电压不相等，同一部分的第二控制线的电压相等，与同一扇区的其余部分、其余扇区的第二控制线的电压不相同，且待编程或待读取的存储单元对应的字线的电压与其余字线的电压不同。

可选的，所述存储单元包括：半导体衬底，位于所述半导体衬底上的栅极，位于所述栅极两侧的第一存储位单元和第二存储位单元，所述第一存储位单元、第二存储位单元和半导体衬底与栅极之间具有隧穿氧化层，位于所述第一存储位单元远离栅极一侧的半导体衬底内的源极，位于所述第二存储位单元远离栅极一侧的半导体衬底内的漏极，所述第一存储位单元包括第一浮栅、第一控制栅和覆盖所述第一浮栅、第一控制栅的第一侧墙，所述第二存储位单元包括第二浮栅、第二控制栅和覆盖所述第二浮栅、第二控制栅的第二侧墙。

可选的，所述第一控制栅与第一控制线相连接，所述第二控制栅与第二控制线相连接，所述栅极与字线相连接，所述源极与位于对应存储单元一侧的位线相连接，所述漏极与位于对应存储单元另一侧的位线相连接。

可选的，在进行编程操作或读取操作时，通过控制位线的电压和对应字线的电压来选择待编程或待读取的存储单元，待编程或待读取的存储单元一侧的所有位线电压值与另一侧的所有位线电压值不同。