[发明专利]具有自包含式测试单元的半导体存储器件及其测试方法

说明书

相关申请的交叉引用

本申请要求2012年5月31日向韩国知识产权局提交的韩国专利申请No.10-2012-0058231的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种半导体存储器件，更具体而言涉及一种包括测试单元的半导体存储器件及其测试方法。

背景技术

一般来说，半导体存储器件分成易失性存储器件和非易失性存储器件。易失性存储器件会在电力切断时丢失其中储存的数据，而非易失性存储器件在电力切断时仍会保留其中储存的数据。非易失性存储器件包括各种类型的存储器单元晶体管。非易失性存储器件可以根据存储器单元晶体管的结构分成快闪存储器件、铁电RAM（FRAM，Ferroelectric RAM）、磁性RAM（MRAM，Magnetic RAM）、相变RAM（PRAM，Phase Change RAM）等。

在非易失性存储器件之中，快闪存储器件根据存储器单元与位线之间的连接状态而大致分成NOR快闪存储器件和NAND快闪存储器件。NOR快闪存储器件具有二个或多个存储器单元晶体管并联至一个位线的结构。因此，NOR快闪存储器件拥有良好的随机存取时间特征。另一方面，NAND快闪存储器件具有二个或多个存储器单元晶体管串联至一个位线的结构。这种结构称为单元存储串结构，而且每个单元存储串需要一个位线接触。因此，NAND快闪存储器件在集成度方面具有优异的特征。

快闪存储器件的存储器单元根据阈值电压分布而分成导通单元（on cell）和截止单元（off cell）。导通单元为擦除的单元（erased cell），截止单元为编程的单元（programmedcell）。编程的存储器单元的阈值电压可能会因各种因素而改变。例如，编程的存储器单元的阈值电压可能会因相邻存储器单元之间的编程干扰或耦接而改变。下面将更明确地说明编程的存储器单元的阈值电压变化。

例如，相邻存储器单元的编程状态（即阈值电压分布）可能会根据在编程操作期间被编程在选中的存储器单元中的数据而改变。另外，在读取操作期间，流经选中的存储器单元的单元电流可能会根据相邻存储器单元的编程状态（即阈值电压分布）而改变。换言之，存储器单元的阈值电压可能会根据要被编程在选中的存储器单元中的数据或指示相邻存储器单元的编程状态的数据模式（data pattern）而改变。

如上面所述，存储器单元可能会根据特定数据模式而或多或少受到编程干扰或耦接的影响。因此，需要有测试半导体存储器件是否针对各种数据模式执行稳定操作的器件和方法。

发明内容

本文描述一种包括测试单元的半导体存储器件及其测试方法。

在本发明的实施例中，一种半导体存储器件的测试方法包括以下步骤：在半导体存储器件内部产生第一随机数据模式，并且将第一随机数据模式编程在半导体存储器件中；以及在半导体存储器件里产生第二随机数据模式，并且比较第二随机数据模式与从半导体存储器件的存储器单元读取的数据模式。

在本发明的一个实施例中，一种半导体存储器件的测试方法包括以下步骤：响应于从外部器件提供的测试命令在半导体存储器件内部产生随机数据模式；利用随机数据模式执行测试；以及输出测试结果至外部器件。

在本发明的一个实施例中，一种半导体存储器件包括：存储器单元；随机数据模式测试单元，其被配置成产生随机数据模式；以及数据读取/写入电路，其被配置成在测试操作期间将从随机数据模式测试单元提供的随机数据模式编程在存储器单元中。

附图说明

结合附图说明本发明的特点、方面以及实施例，其中：

图1是说明根据本发明的一个实施例的半导体存储器件的框图；

图2是示出根据本发明的一个实施例的半导体存储器件的测试方法的流程图；

图3是更加详细地示出图2的测试方法的测试编程方法的流程图；

图4是根据本发明的一个实施例的半导体存储器件的框图；

图5是说明图3的测试编程方法的时序图；

图6是更加详细地示出图2的测试方法的第一测试读取方法的流程图；

图7是根据本发明的一个实施例的半导体存储器件的框图；

图8是说明图6的第一测试读取方法的时序图；

图9是更加详细地示出图2的测试方法的第二测试读取方法的流程图；

图10是根据本发明的一个实施例的半导体存储器件的框图；

图11是说明图9的第二测试读取方法的时序图；