[发明专利]错误检查及校正方法以及相关错误检查及校正电路

说明书

技术领域

本发明所揭露的实施例系相关于错误检查及校正，尤指一种根据数据长度来决定校正码长度的错误检查及校正方法以及相关错误检查及校正电路。

背景技术

错误校正码(Error Correcting Code，ECC)是一种公知的除错技术，可应用在存储器上，例如与非门快闪存储器(NAND flash)中，该除错技术用来检查传送到存储器的数据是否正确。系统会在传送数据数据时，举例来说，为8位元数据加入额外的1位元同位码(parity code)来作为校正码。当数据出现错误时，错误检查及校正码便能自行更正错误，或要求系统重新传送数据。这样可确保系统正常运作而不会因数据错误而导致当机。因为多了一道除错步骤，因此错误检查及校正存储器(ECCmemory)运行速度会比非错误检查及校正存储器稍慢。另外由于错误检查及校正存储器加入了校正码(例如同位码)，故其运作位元长度变较长，例如72位元而非传统的64位元。这类存储器多应用于高阶电脑如伺服器上。

传统上，校正码储存在系统所提供的一特定空间中，当该特定空间越大，代表校正码的长度可以更长，也就是说，此时的错误检查及校正效果会更好，然而，该特定空间一般来说是一个预定的固定长度，不仅缺乏弹性且没有充分地利用到频宽。因此，需要一种创新的错误检查及校正设计来充分地利用频宽，以提升存储器的效能。

发明内容

本发明的目的之一在于提供一种根据数据长度来决定校正码长度的错误检查及校正方法以及相关错误检查及校正电路，来改善上述问题。

根据本发明的第一实施例，揭露一种错误检查及校正方法。该错误检查及校正方法包含有：对一原始数据封包进行压缩，并产生一压缩数据封包；根据该压缩数据封包的一数据长度来动态地决定一校正码长度；根据该校正码长度来对一封包数据进行错误检查及校正编码以产生一校正码，其中该封包数据至少包含该压缩数据封包；以及将该封包数据以及该校正码组合成一编码数据封包。

根据本发明的第二实施例，揭露一种错误检查及校正方法。该错误检查及校正方法包含有：读取一编码数据封包，其中该编码数据封包包含一封包数据以及一校正码，且该封包数据至少包含一压缩数据封包；根据该校正码来对该封包数据进行错误检查及校正解码，并产生对应该压缩数据封包的一解码压缩数据封包；以及对该解码压缩数据封包进行解压缩，并产生一解压缩数据封包。

根据本发明的第三实施例，揭露一种错误检查及校正电路。该错误检查及校正电路包含有一压缩电路、一码长度控制电路、一校正码编码器以及一封包产生器。其中该压缩电路用来对一原始数据封包进行压缩，并产生一压缩数据封包。该码长度控制电路用来根据该压缩数据封包的一数据长度来动态地决定一校正码长度。该校正码编码器用来根据该校正码长度来对一封包数据进行错误检查及校正编码以产生一校正码，其中该封包数据至少包含该压缩数据封包。该封包产生器用来将该封包数据以及该校正码组合成一编码数据封包。

根据本发明的第四实施例，揭露一种错误检查及校正电路。该错误检查及校正电路包含有一输入暂存器、一校正码解码器以及一解压缩电路。其中该输入暂存器用来读取一编码数据封包，其中该编码数据封包包含一封包数据以及一校正码，且该封包数据至少包含一压缩数据封包。该校正码解码器用来根据该校正码来对该封包数据进行错误检查及校正解码，并产生对应该压缩数据封包的一解码压缩数据封包。该解压缩电路用来对该解码压缩数据封包进行解压缩，并产生一解压缩数据封包。

本发明除了充分地将经由不失真压缩所多得到的有限的频宽利用在错误检查及校正上，更另外利用了不足的零散填充位元来进一步提升错误检查及校正的准确度，减少了系统的负担与使用者等待的时间。

附图说明

图1为本发明错误检查及校正方法的一示范性实施例的流程图。

图2为根据压缩数据封包的数据长度来动态地决定校正码长度的一示范性实施例的示意图。

图3为根据压缩数据封包的数据长度来动态地决定校正码长度的另一示范性实施例的示意图。

图4为本发明针对数据写入的错误检查及校正电路的一示范性实施例的示意图。

图5为图4所示的错误检查及校正电路中的码长度控制电路的一实施例的示意图。

图6为图4所示的错误检查及校正电路中的码长度控制电路的另一实施例的示意图。

图7为本发明针对数据读取的错误检查及校正电路的一示范性实施例的示意图。

图8为本发明针对数据读取的错误检查及校正电路的另一示范性实施例的示意图。