[发明专利]静电放电保护电路

说明书

技术领域

本发明有关于一种静电放电（electrostatic discharge，ESD）保护电路，特别有关于具有高电源抑制比（power supply rejection ration，PSRR）的一种静电放电保护电路。

背景技术

对集成电路（integrated circuit，IC）而言，静电放电（electrostatic discharge，ESD）事件是重要的可靠度问题。为了符合器件级（component-level）静电放电的可靠度，在互补金属氧化物半导体（complementary metal oxide semiconductor，CMOS）集成电路的输入输出单元（I/O cell）以及电源／接地单元内设置芯片内静电放电保护电路。

随着集成电路装置的持续微型化，亚微米互补金属氧化物半导体技术的发展已朝向制造出具有浅结深、更薄的栅极氧化层、轻掺杂漏极（lightly-doped drain，LDD)结构、浅沟槽隔离（shallow trench isolation，STI）结构以及硅化工艺（silicide processes）的集成电路。然而，在上述的发展趋势下，集成电路却更易受到静电放电（electrostatic discharge，ESD）损害的影响。当过多的电荷快速地从输入/输出接脚传递至集成电路时，便会产生静电放电现象，而此现象会对内部电路造成损害。因此，可在芯片上设置静电放电保护电路来保护集成电路的内部电路以及元件，以避免静电放电事件所造成的损害。

发明内容

有鉴于此，本发明提供一种静电放电保护电路。

依据本发明一实施方式，提供一种静电放电保护电路，该静电放电保护电路，包括：阻抗元件，耦接于接合垫以及电源线之间；第一箝位单元，耦接于该接合垫以及接地线之间；第二箝位单元，耦接于该接合垫以及该阻抗元件之间，用以将由正电压的静电放电脉冲所引起的静电放电电流从该接合垫传导至该第一箝位单元；以及第三箝位单元，耦接于该接合垫以及该接地线之间，用以将由负电压的静电放电脉冲所引起的静电放电电流从该接地线传导至该接合垫。

依据本发明另一实施方式，提供一种静电放电保护电路，包括：电感，耦接于电源线以及接合垫之间；第一箝位单元，耦接于该接合垫以及接地线之间；第一电阻，耦接于该接合垫以及该第一箝位单元之间；以及第二箝位单元，与该第一电阻并联，用以将由正电压的静电放电脉冲所引起的静电放电电流从该接合垫传导至该第一箝位单元。

本发明提供的静电放电保护电路可避免静电放电事件所造成的损害。

附图说明

图1是根据本发明一实施例所述的静电放电保护电路的示意图。

图2是根据本发明另一实施例所述的静电放电保护电路的示意图。

图3是根据本发明另一实施例所述的静电放电保护电路的示意图。

图4是根据本发明另一实施例所述的静电放电保护电路的示意图。

图5是根据本发明另一实施例所述的静电放电保护电路的示意图。

图6是根据本发明另一实施例所述的静电放电保护电路的示意图。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。