[发明专利]基于伺服驱动单元的数据处理方法

说明书

技术领域

本发明涉及一种交流伺服驱动单元，特别涉及一种能够显示伺服驱动单元内部数据波形的数据处理方法。

背景技术

高性能伺服驱动单元对数控机床具有重要的意义，它直接影响数控机床的加工精度和加工速度。要使伺服驱动单元的各项性能达到最优，必须给伺服驱动单元设置合适的控制参数。由于伺服驱动单元中传输的是模拟信号或脉冲信号，使用示波器进行参数设置和调整时，只能使用示波器上旋转按钮进行微调，因此不能快速、准确的对伺服驱动单元的参数值进行设定和调整。示波器不仅使用复杂，需要有会使用示波器的专业数控技术人员，而且示波器存在以下缺点，首先，由于CRT的余辉时间很短，因而难于显示频率很低的电信号；其次，因为示波管上的扫描的点迹亮度和扫描速度成反比，所以很难显示具有快速上升、下降时间的低重复速率的信号；再次示波器体积庞大，价格昂贵，基于模拟量和脉冲接口方式下伺服驱动单元传输数据量少、单向通信的特点，决定了伺服驱动单元中不能用一个示波器同时对多个伺服驱动单元进行调试，且示波器又不具有数据存储的功能，这些无疑增加了用户的成本。

综上，传统基于模拟量的伺服驱动单元中示波器的调试方法不仅效率低、不灵活、操作难度大，而且不利于伺服驱动单元的现场调试和测试，不能满足数控系统发展的需要。

发明内容

针对现有技术存在的缺陷及不足，本发明提供一种能够直接显示伺服驱动单元内部数据的波形方法，以方便开发人员对伺服驱动单元的内部算法的调整和电路的优化、测试人员进行产品性能测试、以及方便安装调试人员进行产品的工业现场调试。

本发明为实现上述目的所采用的技术方案是：基于伺服驱动单元的数据处理方法，包括以下步骤：

伺服驱动单元内的DSP芯片接收来自主机端的采样信息并进行初始化；DSP芯片内的虚拟A/D模块根据DSP芯片内部定时器产生的周期性中断对输入的伺服电机反馈数据和控制输入数据进行采样，并经FIFO发送至主机端；主机端对接收到的数据帧进行处理并显示控制调节参数、实时显示伺服电机运行的时域、频域波形。

所述采样信息包括采样频率、触发方式、触发限值。

所述初始化为设置采样频率、触发方式、触发限值。

所述虚拟A/D模块默认状态为Ready态，能够在采样过程开始前切换为Busy态，在取得采样数据后切换至Final态，在保存采样数据后恢复到Ready态。

所述虚拟A/D模块根据DSP芯片内部定时器产生的周期性中断对输入数据进行采样包括以下步骤：

判断采样标志位是否需要采样；判断采样标志位是否需要采样；如果为否，则出中断；如果需要采样，虚拟A/D模块将A/D状态切换为Busy态，采入一个float型数据；然后将采样状态切换为Final态；

判断采样信息中的触发方式；

如果为上升沿触发方式，判断触发方式标志位是否为1；若为1，则将该数据存入FIFO；如果不为1，判断本次采样数据的数值是否大于上一次采样数据；如果为不大于，则出中断，如果大于，则判断本次采样数据是否大于触发限值；若不大于，则出中断，如果大于触发限值，置触发方式标志位为1，将该数据存入FIFO；

如果为下降沿触发方式，判断触发方式标志位是否为1；若为1，则将该数据存入FIFO；如果不为1，判断本次采样数据的数值是否小于上一次采样数据；如果不小于，则出中断，如果小于，则判断本次采样数据是否小于触发限值；若不小于，则出中断，如果小于触发限值，置触发方式标志位为1，将该数据存入FIFO；

虚拟A/D模块将状态恢复为Ready态；出中断。

所述经FIFO发送至主机端包括以下步骤：

1）标记中断采样标志位；

2）判断采样信息中的触发方式是否为正常模式；

如果是，则执行3)判断FIFO是否达到预设容量；

如果未达到，则返回步骤3）；如果达到，则FIFO内所有数据发送至主机端，清空FIFO；判断是否接收到主机端发来的停止帧，如果为否，则返回步骤3），如果收到，则清除中断采样标志位，结束；

如果为否，则执行4)判断FIFO是否已满；

如果为否，则返回步骤4）；如果已满，则则FIFO内所有数据发送至主机端，清除中断采样标志位，清空FIFO，结束。

所述主机端对接收到的数据帧进行处理并显示伺服电机运行的时域、频域波形和控制调节参数包括以下步骤：