[发明专利]一种基于CPLD编程的AD转换器的测试系统

权利要求书

1.一种基于CPLD编程的AD转换器的测试系统，其特征在于：它包括CPLD可编程控制电路U2、单片机电路U3、串口电平转换电路U5以及16位串行A/D转换器电路U1；所述的CPLD可编程控制电路U2中写入有控制16位串行A/D转换器电路U1启动及采集转换数据的程序以及通过SPI协议与单片机电路U3通信的程序，其控制信号输出端ADRC与所述的16位串行A/D转换器电路U1的控制信号输入端ADRC相连接；所述的16位串行A/D转换器电路U1的转换数据的数据信号输出端ADDATA与CPLD可编程控制电路U2的转换数据的数据信号输入端ADDATA相连接；所述的单片机电路U3中写入有接收CPLD可编程逻辑控制电路U2通过SPI协议传输的数据及处理此数据的程序和通过UART协议与上位机通信的程序，其数据信号输入端MOSI与所述的CPLD可编程控制电路U2的数据信号输出端MOSI相连接，其数据信号输出端TX与所述的串口电平转换电路U5的数据信号输入端TX相连接；所述的串口电平转换电路U5的反馈信号输出端RX与所述的单片机电路U3的反馈信号输入端RX相连接且其与上位机相连接。

2.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：它还包括时钟电路U4，所述的时钟电路U4的时钟信号输出端CLK与CPLD可编程逻辑控制电路U2的时钟信号输入端CLK相连接。

3.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：所述的CPLD可编程逻辑控制电路U2的转换数据的时钟信号输入端ADCLK与所述的16位串行A/D转换器电路U1的转换数据的时钟信号输出端ADCLK相连接。

4.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：所述的CPLD可编程逻辑控制电路U2的转换数据的忙闲状态信号输入端ADBUSY与所述的16位串行A/D转换器电路U1的转换数据的忙闲状态信号输出端ADBUSY相连接。

5.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：所述的CPLD可编程逻辑控制电路U2的时钟信号输出端SCK与所述的单片机电路U3的时钟信号输入端SCK相连接。

6.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：所述的单片机电路U3外接复位电路和电源端的滤波电容，所述的单片机电路使用内部晶振，单片机电路U3的复位端RST/C2CK串联电阻R2，R2的另一端接R1和C15，R1的另一端接电源，C15的另一端接地。

7.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：所述的串口电平转换电路U5外接多个电容，其15脚和16脚间串入电容C1，其16脚和2脚间串入电容C2，其1脚和3脚间串入电容C3，其4脚和5脚间串入电容C4，其6脚和地线间串入电容C13。