[发明专利]一种编码器信号实时处理系统及方法

说明书

技术领域：

本发明涉及一种编码器信号实时处理系统，具体来说是几种类型的编码器数字信号实时处理电路设计及信号处理方法。它主要应用于各种平台之上，用LCD实时实时显示角度值。

背景技术：

光电编码器作为一种高精度的测角、测速传感器，已在军事、航天、机器人、生物工程等领域的精密测量与控制设备中得到广泛应用，将光电编码器的数字信号处理转换为角度值并实时显示非常重要，这需要处理能力强、可靠性高的实时读出系统作支撑。

以往的编码器读出电路的典型架构如下：通过单片机或FPGA将编码器信号通过串口通信传输到PC机上，在PC机上通过MFC或c++编程将数字信号转化为角度值。然后将角度值在PC机显示屏上输出。由此可见，信号处理的各功能模块通常在各个分立的硬件平台上实现，这种分立的硬件结构存在各模块间接口复杂，联合调试不便、实时性不够、硬件结构不灵活等缺点。

因此，设计一个具有强大处理能力、可靠稳定的实时信号处理系统非常有必要。采用嵌入式的系统的设计方案可以将算法集成于硬件系统之中，实现软件硬件平台一体化。能够实现在电路板中将编码器数据读入、处理转化为角度值，并驱动液晶显示模块实时显示。具有体积小、实时性好、调试方便等优点。

发明内容：

本发明的目的，在于提出一种编码器信号实时处理系统及方法，实现编码器数据的实时采集、处理、显示。

为实现上述目的，本发明所采用的硬件装置为：一块嵌入了FPGA的电路板，其中包括：一块FPGA、一块LCD，三种编码器接入模块以及外围配置电路。

各个硬件组成部分需要满足：所述的FPGA为低功耗处理器，它需要足够多的逻辑资源和内嵌存储单元，所述的LCD模块为1602型号，所述的增量式编码器接入模块包含一个差分转单端芯片DS26LV32ATM，所述的并行输出绝对值编码器接入模块包含两个电平转化芯片74LVT244，所述的SSI输出绝对值编码器接入模块包含一个单端转差分芯片DS26V31，并利用了所述的差分转单端芯片DS26LV32ATM，外围配置电路包括100MHz的晶振CRYSTAL，XCF04S的PROM以及电源系统。

各个硬件组成部分之间的连接关系为：编码器与FPGA之间通过编码器接入模块相连。FPGA直接与LCD相连；晶振输出端直接与FPGA相连。

编码器实时处理系统的实现编码器数字信号处理的流程如下：

(1)FPGA通过增量式编码器接入模块、并行输出绝对值编码器接入模块、SSI输出绝对值编码器接入模块将不同种类编码器数字信号读入到FPGA；

(2)通过Verilog编程，在FPGA内实现编码器数字信号预处理转化为普通二进制信号；

(3)通过Verilog编程，在FPGA内将普通二进制信号转化为角度值；

(4)FPGA驱动LCD实时显示编码器的角度值。

本发明的显著特点在于以下几点：

(1)采用嵌入式系统设计方案，将整个编码器信号处理系统集成在一个电路板上，实现软硬件平台一体化，体积小，调试方便；

(2)外部接口丰富，增量式编码器接入模块、并行输出绝对值编码器接入模块、SSI输出绝对值编码器接入模块提供三种接口，可将各种编码器数字信号读入到FPGA中；

(3)采用FPGA，利用Verilog编程，开发出合理的信号处理算法，能提高信号的处理能力；

(4)实时性好，采用100MHz的晶振，运算速度、显示速度快，可以满足实时显示。

(5)处理算法可根据编码器的精度(编码器数据位数)不同而修改，以适应编码器精度上的变化。

附图说明

图1.编码器信号实时处理系统的系统框图。

图2.编码器信号实时处理的流程图。

具体实施方式：

下面根据附图对本发明的具体实施方式作进一步的详细说明。

图1是编码器信号实时处理系统的系统框图。

本发明所采用的硬件装置为:一块嵌入了FPGA的电路板，其中包括：一块FPGA、一块LCD，三种编码器接入模块以及外围配置电路。