[发明专利]一种现场可编程门阵列的配置方法

说明书

技术领域

本发明涉及现场可编程门阵列的局部互连资源故障检测技术领域，特别涉及一种现场可编程门阵列的配置方法。

背景技术

现场可编程门阵列(FPGA)的用户可编程性和低开发成本使它成为实现现代电路和系统的一种重要技术。与专用集成电路(Application Specific Integrated Circuits，ASIC)相比，FPGA的研发成本低和开发周期短等特性使它成为实现现代数字电路和系统的一种重要核心技术，其市场占有额也在逐年增加。而对FPGA的测试工作也变得越来越重要，特别是对FPGA的局部互连资源故障检测。

一般来说，FPGA的测试分为中测和成测，即在FPGA芯片流片结束而没有划片时的测试和划片并封装后的测试。而对中测和成测都有很多不同针对性的测试模型。例如，对时钟网络故障的检测、对局部互连资源故障的检测、对I/O故障的检测和对LUT故障的检测等。而对局部互连资源故障的检测尤其关键，一个原因是布线资源是FPGA中实现信号互连功能的主要部分，另一个原因是对局部互连资源故障的有效检测是其他检测的前提保证。

现有的局部互连资源故障检测方法或者采用自测试结构的配置方法，或者采用多线段并行的配置方法。

采用自测试结构的配置方法，是将现场可编程门阵列中的部分逻辑模块作为激励的生成逻辑，检测其余的逻辑模块，自测试结构的优点是不用外加激励信号来源，缺点是因为要对生成激励信号的逻辑模块另行检测，所以配置的次数需要比外加激励信号的方法多一倍。例如，假定在现场可编程门阵列中包含A、B两部分逻辑模块，用A部分的逻辑模块作为激励生成逻辑，测试B部分逻辑模块，需要X次配置；那么，当用B部分的逻辑模块作为激励生成逻辑，测试A部分逻辑模块，同样需要X次配置，所以共需要2X测试配置次数。

采用多线段并行的配置方法，是从外部并行加入激励信号，同时检测各行或者各列的逻辑模块，优点是配置方法简单，配置次数少，缺点是需要更多的端口数量。例如，假定在现场可编程门阵列中包含N*N个逻辑模块，每个逻辑模块需要Y个输入测试信号，Z个输出测试信号，则总共需要N*Y个并行的激励信号，即N*Y个输入端口，N*Z个输出端口，所以测试所需的端口与现场可编程逻辑阵列的规模成正相关，也就是需要非常多的端口。

发明内容

(一)要解决的技术问题

本发明的目的在于提供一种现场可编程门阵列的配置方法，以解决在对SRAM基现场可编程门阵列局部互连资源故障检测时，配置次数多、端口数量多的技术问题，从而提高FPGA资源故障检测的效率。

(二)技术方案

为解决上述技术问题，本发明提供了一种现场可编程门阵列的配置方法，该现场可编程门阵列包括多个逻辑模块、多个X方向上的布线资源(CBX)和多个Y方向上的布线资源(CBY)，激励信号输入端和响应信号输出端；所述逻辑模块由逻辑单元组成，且包括下边输入端，下边输出端，左边输入端，左边输出端，上边输入端，上边输出端，右边输入端和右边输出端；其特征在于，该方法包括：

步骤1：对于每一个所述逻辑单元，利用所述逻辑模块内部的逻辑单元，将所述逻辑模块的下边输入端与左边输出端配置连接，将所述逻辑模块的左边输入端与上边输出端配置连接，将所述逻辑模块的上边输入端与右边输出端配置连接，将所述逻辑模块的右边输入端与下边输出端配置连接；

步骤2：将激励信号的输入端与坐标为(1，1)的逻辑模块的下边输入端配置连接，将坐标为(1，m)的逻辑模块的下边输出端与响应信号的输出端配置连接；

步骤3：将坐标为(x_i，y_j)逻辑模块左边输出端通过坐标为(x_i-1，y_j)的Y方向上的布线资源与坐标为(x_i，y_j)逻辑模块左边输入端配置连接；将坐标为(x_i，y_j)逻辑模块右边输出端通过坐标为(x_i，y_j)的Y方向上的布线资源与坐标为(x_i，y_j)逻辑模块右边输入端配置连接；