[发明专利]CMOS射频功率放大器

说明书

技术领域

本发明涉及一种半导体集成电路器件，特别是涉及一种CMOS射频功率放大器。 

背景技术

传统的射频功率放大器有多种线性化方法，如前馈、反馈等方法。但是现有这些方法因为器件质量、信号幅度及相位控制上的较高要求导致线性化效果不理想。现有一种线性化电路使用不同偏压的MOS管进行三阶非线性项的消除以实现三阶截断点（IP3）线性度的改善，如图1所示，是现有CMOS射频功率放大器的结构示意图；现有CMOS射频功率放大器包括：第一NMOS晶体管101和第二NMOS晶体管102，两个NMOS晶体管101和102都连接成共源极放大器模式，第一NMOS晶体管101和第二NMOS晶体管102的源极都接地或负电源AVSS，第一NMOS晶体管101和第二NMOS晶体管102的漏极连接在一起并通过电容105输出射频输出信号RFOUT，第一NMOS晶体管101和第二NMOS晶体管102的漏极通过电阻106连接正电源AVDD。 

第一NMOS晶体管101的栅极通过电容101连接射频输入信号RFIN，通过偏置电路107进行直流偏置，偏置电路107和偏置电压源AVDDVB1相连。 

第二NMOS晶体管102的栅极通过电容102连接射频输入信号RFIN，通过偏置电路108进行直流偏置，偏置电路108和偏置电压源AVDDVB2相连。 

第一NMOS晶体管101和第二NMOS晶体管102的直流偏置电压不同，第一NMOS晶体管101的偏置电路107使第一NMOS晶体管101工作于饱和区，第二NMOS晶体管102的偏置电路108使第二NMOS晶体管102工作于弱反型区；其中，NMOS晶体管在强反型区的三阶非线性项（gm3）为负值，在弱反型区的gm3为正值，故现有技术是通过第一NMOS晶体管101和第二NMOS晶体管102的直流偏置电压调节来实现第一NMOS晶体管101和第二NMOS晶体管102的源漏电压的三阶非线性项的消除。但是这种方法对线性度改善的程度有限，同时也存在增益较低及噪声较大及设计优化难实现和对工艺、温度较敏感等问题。 

发明内容

本发明所要解决的技术问题是提供一种CMOS射频功率放大器，能提高器件的线性度、改善器件的增益和噪声性能，使器件的整体功能得到提升和优化。 

为解决上述技术问题，本发明提供的CMOS射频功率放大器包括： 

MOS晶体管，该MOS晶体管连接成共源极放大器模式，所述MOS晶体管的栅极输入射频输入信号、漏极输出射频输出信号；所述MOS晶体管的偏置电路使所述MOS晶体管工作于饱和区。 

双极型晶体管，该双极型晶体管连接成共射极放大器模式，所述双极型晶体管的基极输入所述射频输入信号，所述双极型晶体管的集电极和所述MOS晶体管的漏极连接并输出所述射频输出信号；通过调节所述双极型晶体管的偏置电路来调节所述双极型晶体管的集电极偏置电流，使所述双极型晶体管的集电极偏置电流的三阶非线性系数的绝对值大小接近所述MOS晶体管的源漏偏置电流的三阶非线性系数的绝对值大小，所述集电极偏置电流的三阶非线性系数和所述源漏偏置电流的三阶非线性系数的正负符号相反，所述集电极偏置电流的三阶非线性系数和所述源漏偏置电流的三阶非线性系数的绝对值差值越小，CMOS射频功率放大器的三阶截断点越大。 

进一步的改进是，所述MOS晶体管为NMOS晶体管，所述射频输入信号通过一第一电容输入到所述MOS晶体管的栅极；所述MOS晶体管的漏极通过一第三电容输出所述射频输出信号，所述MOS晶体管的漏极通过一第一电阻和正电源相连，所述MOS晶体管的源极接地或负电源；所述双极型晶体管为NPN晶体管，所述射频输入信号通过一第二电容输入到所述双极型晶体管的栅极；所述双极型晶体管发射极接地或负电源。 

进一步的改进是，所述MOS晶体管为PMOS晶体管，所述射频输入信号通过一第四电容输入到所述MOS晶体管的栅极；所述MOS晶体管的漏极通过一第六电容输出所述射频输出信号，所述MOS晶体管的漏极通过一第二电阻和地或负电源相连，所述MOS晶体管的源极接正电源；所述双极型晶体管为PNP晶体管，所述射频输入信号通过一第五电容输入到所述双极型晶体管的栅极；所述双极型晶体管发射极接地。