[发明专利]用于验证数模转换器设计的方法

权利要求书

1.一种产生数模转换器（DAC）的验证设计的方法，其中所述DAC将数字输入信号转换成模拟输出信号，所述方法包括：

提供所述DAC的硬件描述语言（HDL）表示；

使用模拟器，以用于对于所述数字输入信号的数值范围根据所述DAC的所述表示来模拟所述模拟输出信号的数值；

使用模型，以用于将所述模拟输出信号的所模拟的数值转换成数字格式与所述数字输入信号相同的等效模型输出信号的数值；以及

将所述数字输入信号的数值与所述模型输出信号进行比较，并且检测比所规定的容差大的数值差。

2.根据权利要求1所述的方法，其中所述HDL表示是Verilog-AMS语言的。

3.根据权利要求2所述的方法，其中所述模拟、所述模型和所述比较是系统Verilog检验器的非合成部分。

4.根据权利要求1所述的方法，其中所述模型是模数转换器（ADC）。

5.根据权利要求4所述的方法，其中所述比较将在规定时间所述模型输出信号的数值和所述数字输入信号的数值之间的差与所述规定的容差进行比较。

6.根据权利要求5所述的方法，其中所述规定时间是相对于所述数字输入信号的数值的变化的时间。

7.一种非临时性机器可读介质，包含可由计算机系统执行的指令，其中所述指令在用于将数字输入信号转换成模拟输出信号的数模转换器（DAC）的硬件描述语言（HDL）表示上操作，其中所述指令执行以下步骤：

对于所述数字输入信号的数值范围根据所述DAC的所述HDL表示来模拟所述模拟输出信号的数值；

将所模拟的数值转换成数字格式与所述数字输入信号相同的等效模型输出信号的数值；以及

将所述输入信号的数值与所述模型输出信号进行比较，并且确定比所规定的容差大的差。

8.根据权利要求7所述的非临时性机器可读介质，其中所述HDL表示是Verilog-AMS语言的。

9.根据权利要求7所述的非临时性机器可读介质，其中模数转换器（ADC）被用来将所模拟的数值转换成所述等效模型输出信号的数值。

10.根据权利要求9所述的非临时性机器可读介质，其中比较器将在规定时间数字格式的所述模型信号的数值和所述输入信号的数值之间的差与所述规定的容差进行比较。