[发明专利]一种并行解速率匹配的方法及装置

说明书

技术领域

本发明及通信技术领域，特别是涉及一种并行解速率匹配的方法及装置。

背景技术

在通信协议中，发送端的基带处理有详尽得技术方案，如Turbo编码实现、发送端速率匹配的实现等。而在接收端，协议并未对基带处理有明确的技术方案。对于接收端的基带处理而言，实现的一种重点是加快接收端基带处理的速度，减少系统的时延，降低系统的复杂度，其中解速率匹配的处理速度是实现接收端系统简单、快速处理的一个关键。

速率匹配的作用是调整信道编码器输出的码率，使速率匹配模块输出的比特数与系统分配的物理资源所能承载的比特数相符合。速率匹配的输入数据流是经过Turbo编码后得到的系统位、第一校验位、第二校验位数据。速率匹配的处理过程一般包括子块交织、比特收集、比特选择和修剪三个过程。其中，子块交织操作的目的在于将传输过程中的连续错误分散化，提高译码的纠错能力。

解速率匹配是速率匹配的逆过程，解速率匹配输入的数据为解调、解扰、信道解交织后的软比特数据。解速率匹配的过程一般包括解比特选择和修剪、解比特收集、子块解交织三个过程。为了加快解速率匹配的处理速度，减少系统时延，现有的方法主要有以下三种：

在解重复或解打孔操作之前不将码块分割和子块交织时添加的虚假比特插入到接收比特中，而是直接对接收数据进行解重复或解打孔操作，然后进行解比特收集和子块解交织。此方法减少了虚假比特数据的搬运过程，降低了部分处理时间，提高了处理效率。

将解速率匹配和子块解交织过程相结合，联合简化其间所需的循环缓存器，从而减少对缓存器的读写，简化解速率匹配过程，减少处理时延。

对输入数据流进行分流，将分流后形成的多路数据流进行多路并行输出，再对多路并行输出的数据流进行哑元恢复处理及子块解交织处理，以实现子块并行解交织，提高解速率匹配的处理速度。

分析上面三种方法，虽然都有不同程度的提高解速率匹配的处理速度，减少系统的时延，但由于都是按编码块串行处理数据，在多个编码块的情况下，对解速率匹配处理速度的提高都相对有限。

发明内容

本发明的目的在于提供一种并行解速率匹配的方法及装置，能够提高解速率匹配的处理速度，降低时延。

本发明提的目的是这样实现的：一种并行解速率匹配的方法，包括以下步骤：

a）根据传输块大小TBS、最大码块大小Z和校验比特数目L计算码块分段后的码块个数C，；其中，表示向上取整；

根据计算所得的码块个数C确定码块分段的具体方式和每段长度K_r，其中r为码块序号：

第一个分段的长度K₊等于满足CK≥B′的最小K值，其中

B′＝TBS+L+C×L，并且K=32+8×i,1≤i≤60-448+16×i,61≤i≤92-1920+32×i,93≤i≤124-5888+64×i,125≤i≤188;]]>