[发明专利]用于Flash EEPROM的字线驱动电路

说明书

技术领域

本发明涉及非易失性存储器领域，特别是涉及一种用于Flash EEPROM（快闪式电可擦除只读存储器）的字线驱动电路。

背景技术

随着对信息处理能力及信息安全要求的不断提高,在半导体存储器容量需求不断增大的同时，信息处理速度的要求也在不断提升。然而，存储器容量的增加与速度提升本身是互斥的，因此必须在架构设计上进行创造性改进，以实现在容量提升的同时不牺牲速度性能，甚至能加以提升。

发明内容

本发明要解决的技术问题是提供一种用于Flash EEPROM的字线驱动电路，既能在读操作时有较快的响应速度，又能减小芯片的面积。

为解决上述技术问题，本发明的用于Flash EEPROM的字线驱动电路，包括：一低压字线驱动电路，用于读操作；一高压字线驱动电路，用于写操作；所述低压字线驱动电路和高压字线驱动电路通过热阱开关相连，在操作控制信号的控制下，由所述热阱开关切换相应的低压字线驱动电路和高压字线驱动电路，选择正确的驱动输出至字线。

所述操作控制信号包括读操作使能信号和写操作使能信号。

所述低压字线驱动电路完全使用低压器件构成，由读操作使能信号控制使能，产生读操作所需的字线电平。所述低压是指小于5V的电压。

所述高压字线驱动电路完全由高压器件构成，由写操作使能信号控制使能，产生写操作所需的字线高电平。所述高压是指大于10V的电压。

本发明利用Flash EEPROM读写操作电压域的区别，分别独立设计了读操作和写操作两套驱动电路，两者通过热阱开关相连，通过该热阱开关在不同操作模式下对两套驱动电路进行切换。读操作驱动由低压器件实现，可以提供较快的响应速度，更快的驱动速度；写操作的速度要求较低，可以选择较小尺寸的高压器件，大大节省驱动电路的面积开销，从而达到减小芯片面积的目的。

本发明既提高了Flash EEPROM产品的性能,又降低了成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是用于Flash EEPROM的字线驱动电路原理图；

图2是图1中电压转换器电路原理图。

具体实施方式

参见图1所示，所述用于Flash EEPROM的字线驱动电路，包括：用于读操作的低压字线驱动电路，用于写操作的高压字线驱动电路，热阱开关RJKG。

所述低压字线驱动电路，包括多个依次串接的缓冲器。在图1所示的实施例中低压字线驱动电路包括第一缓冲器B1和与其串接的第二缓冲器B2两个缓存器。输入的读操作使能信号DSN经第一缓冲器B1和第二缓冲器B2传送，可以不失真的送到热阱开关RJKG，并能增强读操作使能信号DSN的驱动能力。

所述高压字线驱动电路，包括一电压转换器L1，一第三缓冲器B3（也可为多个缓冲器）。所述第三缓冲器B3的输入端与电压转换器L1的输出端C+相连接。高电压（简称高压）VHH输入到电压转换器L1的电源输入端V+。写操作使能信号XSN输入到电压转换器L1的使能输入端。写操作使能信号XSN（低电平）经过电平转换器L1变为高电平后，由第三缓冲器B3不失真的送到热阱开关RJKG，并能增强写操作使能信号XSN的驱动能力。电压转换器L1中的GND为接地端。

所述热阱开关RJKG，包括第一PMOS管M1和第二PMOS管M2。第一PMOS管M1的栅极与第二PMOS管M2的源极和第三缓冲器B3的输出端相连接。第二PMOS管M2的栅极与第一PMOS管M1的源极和第二缓冲器B2的输出端相连接。第一PMOS管M1的漏极与第二PMOS管M2的漏极相连接，作为字线驱动的输出端ZXQDSC。热阱开关RJKG自动选择所述低压字线驱动电路和高压字线驱动电路两者之中较高的电平送到字线驱动的输出端ZXQDSC。

图2是一个典型的电压转换器电路图。其包括：第一NMOS管M3，第二NMOS管M4，第三PMOS管M5，第四PMOS管M6。

低电平的写操作使能信号XSN输入到第一NMOS管M3的栅极，同时经反相器FX反相后送到第二NMOS管M4的栅极。若输入的写操作使能信号XSN为“1”，则第一NMOS管M3将第四PMOS管M6的栅极电平拉低为”0”，第四PMOS管M6导通，高压VHH经第四PMOS管M6送达输出端C⁺。若输入的写操作使能信号XSN为“0”，则输出端C⁺同样为“0”。

所述用于Flash EEPROM的字线驱动电路具体的工作过程如下所述：