[发明专利]厚膜电阻阻值控制方法

说明书

技术领域：

本发明涉及厚膜集成电路制造技术领域，特别涉及厚膜集成电路中厚膜电阻的制造方法。

背景技术：

1、常规厚膜集成电路厚膜电阻制造技术介绍

常规厚膜集成电路厚膜电阻有10Ω/□、100Ω/□、1kΩ/□、10kΩ/□、100kΩ/□、1MΩ/□等六种方阻，厚膜集成电路版图设计时，根据电路原理图将所用电阻划分到上述七种厚膜电阻方阻的其中几种，通常每种方阻中划分有几个或十几个厚膜电阻。版图设计时将所用到的每种方阻厚膜电阻浆料设计在不同图层中，每个图层中有几个或十几个厚膜电阻。

在厚膜电阻制造时对版图设计的每个方阻图层中厚膜电阻都需要经过试阻、印刷、干燥、烧结及电阻阻值测量等一次成膜制造过程，版图设计有几个方阻图层则需要经过几次成膜制造过程。

常规厚膜集成电路在制造厚膜电阻时，先在陶瓷基片上制作导体电极，然后在两端导体电极上印刷厚膜电阻浆料，最后在电阻体上覆盖玻璃釉进行包封。

2、常规厚膜电阻制造技术存在问题

常规厚膜集成电路在制造厚膜电阻时，每种方阻的几个或十几个厚膜电阻阻值均必须控制在60%～90%之间，如不满足要求则需要重新试阻，在此试阻过程中每试阻一次需要3只试阻片，如试阻三次则需要9只试阻片，而这些试阻片只能作为废片处理；同时在此试阻过程中浪费大量时间，每试阻一次就至少需要1个半小时（印刷10分钟、干燥15分钟、烧结1个小时、阻值测量5分钟），如一次试阻不成功，则需要试阻二至三次，那么将需要更多时间。

当试阻合格后方可进行正式批量印刷，在批量厚膜电阻印刷时，还需要对生产过程进行控制，控制要求是在每印刷完200只基板需要再进行试阻，这样才能保证整批厚膜电阻阻值一致性，因此又要花费大量试阻时间。

长期以来，常规厚膜电阻在制造过程中存在较大问题：

a) 厚膜电阻阻值一致性差（难以将每个电阻阻值控制在60%～90%之间）；

b) 产生试阻废片导致成品率下降；

c) 占用大量试阻时间导致生产效率低。

通过查询检索，没有发现与本发明相关的专利和文献。

发明内容：

本发明的目的就是为了解决现有技术中厚膜电阻阻值一致性差、生产效率低下的缺点，提出的一种厚膜电阻阻值控制方法。

为了实现上述目的，本发明采用了如下技术方案：

一种厚膜电阻阻值控制方法，其特征在于包括以下步骤：

（1）、根据厚膜电阻设计方向进行阻值调整，当厚膜电阻版图设计长度方向与刮板运行方向相一致时，将厚膜电阻阻值按照设计值减小2.5%进行设计；当厚膜电阻版图设计长度方向与刮板运行方向相垂直时，将厚膜电阻阻值按照设计值增大2.5%进行设计；

（2）、厚膜电阻周围有加厚膜层时的阻值调整，当周围加厚膜层厚度在20μm～30μm范围时，厚膜电阻阻值按照设计值增大5%进行设计；当周围加厚膜层厚度在30μm～40μm范围时，厚膜电阻阻值按照设计值增大10%进行设计；当周围加厚膜层厚度在40μm～60μm范围时，厚膜电阻阻值按照设计值增大15%进行设计。

在上述技术方案的基础上，可以有以下进一步的技术方案：

根据电阻浆料标称方阻值和实际方阻值，通过调整电阻膜厚来控制厚膜电阻阻值，按照以下公式进行调整：

标称方阻值/实际方阻值=实际电阻膜厚/标准电阻膜厚。

本发明的技术方案的实质是：一是通过厚膜电阻试制来改进版图设计，以保证厚膜电阻印刷时阻值一致性；二是通过厚膜电阻膜厚控制厚膜电阻膜厚，以达到控制厚膜电阻阻值目的。

本发明创造的优点在于一是根据厚膜电阻试制阻值大小来对版图设计进行改进，这种办法简便、易行；二是通过对厚膜电阻膜厚进行测量来控制电阻阻值，这种方法直观、高效。

本发明达到的效果一是控制住厚膜电阻一致性，保证了厚膜电阻质量；二是避免试阻样品浪费，提高了厚膜电路成膜基板加工成品率；二是节约大量试阻时间，提高了厚膜电路成膜基板生产效率。

具体实施方式：

在实际厚膜电阻印刷时，厚膜电阻阻值与厚膜电阻版图设计长宽尺寸、厚膜电阻浆料厂家提供的厚膜电阻浆料方阻及厚膜电阻印刷膜层厚度存在关系。其中厚膜电阻长宽尺寸由版图设计确定，厚膜电阻浆料方阻由浆料厂家提供的浆料确定，厚膜电阻印刷膜层厚度由生产线对厚膜电阻膜厚测量来控制。

厚膜电阻阻值控制方法从以下二个方面来进行控制：