[发明专利]片上系统间互连网络的动态重构方法

说明书

技术领域

本发明涉及计算技术领域，更具体地说，本发明涉及一种片上系统间互连网络的动态重构方法。

背景技术

通常，片上系统（System-On-Chip）采用标准的网络接口实现片间互连。如TI公司的OMAP3、OMAP4系列嵌入式处理器，属于典型的片上系统，该系列处理器均提供百兆以太网接口。Marvell公司的ARMADA系列嵌入式处理器，面向服务器应用，提供了更高速的千兆以太网接口。

基于以太网接口，可以实现多个片上系统之间的互连，组建并行计算系统。例如，基于OMAP系列处理器，Sandia国家实验室在2011年5月1日发布了一款名为“Mini超级计算机”的系统，该系统由196个基于TI公司OMAP3530处理器的Gumstix Overo Tide计算节点组成，每七个Gumstix Overo Tide集成到一块Stagecoach母板上，然后通过以太网实现节点间互连。

但是，现有的标准网络接口不具备可重构的特性，无法动态改变拓扑结构、链路连接方式等硬件特性，无法在运行时根据需要通过重构来优化网络性能。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种片上系统间互连网络的动态重构方法，其中通过动态重配置网络接口的工作模式，动态改变互连网络的拓扑结构、链路连接方式，支持不同的通信模式，解决了现有技术在组网方式上缺乏灵活性的问题。

根据本发明，提供了一种片上系统间互连网络的动态重构方法，其包括：将片上系统的网络接口控制模块连接至网络，其中，网络接口控制模块包括控制寄存器组、状态寄存器组、数据寄存器组、接口控制逻辑、以及一组接口信号管脚；利用控制寄存器组的一个命令寄存器和一个缓存寄存器来分别保存下一次操作的操作命令和相关数据；利用状态寄存器组保存接口控制模块的各种当前状态；利用数据寄存器组的一组寄存器来缓存接口数据，其中寄存器中的每一比特位对应接口信号管脚的当前值；利用接口控制逻辑控制管脚工作模式的配置、数据的发送/接收过程；通过动态重配置网络接口的工作模式，可以动态改变互连网络的拓扑结构、链路连接方式，支持不同的通信模式。

优选地，控制寄存器组定义了网络接口控制模块的访问规则。

优选地，对于读数据流程，在第一周期，接口控制逻辑向命令寄存器写入读数据命令和数据寄存器地址；在第二周期，接口控制逻辑将对应数据寄存器中值复制到缓存寄存器中；在第三周期，接口控制逻辑从缓存寄存器中读取数据。

优选地，对于写数据流程，在第一周期，接口控制逻辑向命令寄存器写入写数据命令和数据寄存器地址；在第二周期，接口控制逻辑将需要写入的数据写到缓存寄存器中；在第三周期，接口控制逻辑向命令寄存器写入数据准备命令；在第四周期，接口控制逻辑将缓存寄存器中的数据复制到对应的数据寄存器，并根据寄存器值设置接口管脚电平，完成通过接口发送数据。

优选地，对于读状态流程，在第一周期，接口控制逻辑向命令寄存器写入读状态命令和状态寄存器地址；在第二周期，接口控制逻辑将对应状态寄存器中值复制到缓存寄存器中；在第三周期，接口控制逻辑从缓存寄存器中读取状态值。

优选地，对于管脚动态配置，在第一周期，接口控制逻辑向命令寄存器写入管脚动态配置命令、管脚编号和管脚配置码；在第二周期，接口控制逻辑根据管脚状态码修改管脚工作模式，返回操作结果至缓存寄存器；在第三周期，接口控制逻辑读取缓存寄存器，查看操作结果。

优选地，该组接口信号管脚由128个可动态配置数据信号管脚和4个可动态配置时钟信号管脚组成。

优选地，对于可配置数据信号管脚，工作模式被配置为输入、输出和高阻三种模式；每个管脚对应一个编号；每个可配置数据信号管脚有2位二进制编码来表示管脚模式。

优选地，对于可动态配置时钟信号管脚，工作模式包括使能状态和高阻状态；在使能状态下，时钟信号管脚生成时钟信号，用于实现同步数据传输；高阻状态下，时钟信号管脚被禁止；每个时钟信号管脚对应一个编号；并且每个可动态配置时钟信号管脚具有2位二进制编码来表示管脚模式。

优选地，接口控制逻辑生成每个可动态配置时钟信号管脚的时钟信号，并且仅在有数据传输的时间段才输出时钟信号；每个可动态配置时钟信号管脚的时钟信号相互独立。

本发明提供一种片上系统间互连网络的动态重构方法，其中通过动态重配置网络接口的工作模式，可以动态改变互连网络的拓扑结构、链路连接方式，支持不同的通信模式，解决了现有技术在组网方式上缺乏灵活性的问题。

附图说明