[发明专利]片上系统间互连网络的动态重构方法有效
申请号: | 201210376655.X | 申请日: | 2012-09-28 |
公开(公告)号: | CN102929329A | 公开(公告)日: | 2013-02-13 |
发明(设计)人: | 钱磊;谢向辉;郝子宇;臧春峰;原昊;吴东;朱桂明;方兴 | 申请(专利权)人: | 无锡江南计算技术研究所 |
主分类号: | G06F1/04 | 分类号: | G06F1/04;H04L12/28 |
代理公司: | 北京众合诚成知识产权代理有限公司 11246 | 代理人: | 龚燮英 |
地址: | 214083 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 系统 互连 网络 动态 方法 | ||
1.一种片上系统间互连网络的动态重构方法,其特征在于包括:
将片上系统的网络接口控制模块连接至网络,其中,网络接口控制模块包括控制寄存器组、状态寄存器组、数据寄存器组、接口控制逻辑、以及一组接口信号管脚;
利用控制寄存器组的一个命令寄存器和一个缓存寄存器来分别保存下一次操作的操作命令和相关数据;
利用状态寄存器组保存接口控制模块的各种当前状态;利用数据寄存器组的一组寄存器来缓存接口数据,其中寄存器中的每一比特位对应接口信号管脚的当前值;
利用接口控制逻辑控制管脚工作模式的配置、数据的发送/接收过程;
通过动态重配置网络接口的工作模式,动态改变互连网络的拓扑结构、链路连接方式,支持不同的通信模式。
2.根据权利要求1所述的片上系统间互连网络的动态重构方法,其特征在于,控制寄存器组定义了网络接口控制模块的访问规则。
3.根据权利要求1或2所述的片上系统间互连网络的动态重构方法,其特征在于,对于读数据流程,在第一周期,接口控制逻辑向命令寄存器写入读数据命令和数据寄存器地址;在第二周期,接口控制逻辑将对应数据寄存器中值复制到缓存寄存器中;在第三周期,接口控制逻辑从缓存寄存器中读取数据。
4.根据权利要求1或2所述的片上系统间互连网络的动态重构方法,其特征在于,对于写数据流程,在第一周期,接口控制逻辑向命令寄存器写入写数据命令和数据寄存器地址;在第二周期,接口控制逻辑将需要写入的数据写到缓存寄存器中;在第三周期,接口控制逻辑向命令寄存器写入数据准备命令;在第四周期,接口控制逻辑将缓存寄存器中的数据复制到对应的数据寄存器,并根据寄存器值设置接口管脚电平,完成通过接口发送数据。
5.根据权利要求1或2所述的片上系统间互连网络的动态重构方法,其特征在于,对于读状态流程,在第一周期,接口控制逻辑向命令寄存器写入读状态命令和状态寄存器地址;在第二周期,接口控制逻辑将对应状态寄存器中值复制到缓存寄存器中;在第三周期,接口控制逻辑从缓存寄存器中读取状态值。
6.根据权利要求1或2所述的片上系统间互连网络的动态重构方法,其特征在于,对于管脚动态配置,在第一周期,接口控制逻辑向命令寄存器写入管脚动态配置命令、管脚编号和管脚配置码;在第二周期,接口控制逻辑根据管脚状态码修改管脚工作模式,返回操作结果至缓存寄存器;在第三周期,接口控制逻辑读取缓存寄存器,查看操作结果。
7.根据权利要求1或2所述的片上系统间互连网络的动态重构方法,其特征在于,该组接口信号管脚由128个可动态配置数据信号管脚和4个可动态配置时钟信号管脚组成。
8.根据权利要求7所述的片上系统间互连网络的动态重构方法,其特征在于,对于可配置数据信号管脚,工作模式被配置为输入、输出和高阻三种模式;每个管脚对应一个编号;每个可配置数据信号管脚有2位二进制编码来表示管脚模式。
9.根据权利要求7或8所述的片上系统间互连网络的动态重构方法,其特征在于,对于可动态配置时钟信号管脚,工作模式包括使能状态和高阻状态;在使能状态下,时钟信号管脚生成时钟信号,用于实现同步数据传输;高阻状态下,时钟信号管脚被禁止;每个时钟信号管脚对应一个编号;并且每个可动态配置时钟信号管脚具有2位二进制编码来表示管脚模式。
10.根据权利要求7至9之一所述的片上系统间互连网络的动态重构方法,其特征在于,接口控制逻辑生成每个可动态配置时钟信号管脚的时钟信号,并且仅在有数据传输的时间段才输出时钟信号;每个可动态配置时钟信号管脚的时钟信号相互独立。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡江南计算技术研究所,未经无锡江南计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210376655.X/1.html,转载请声明来源钻瓜专利网。