[发明专利]栅极驱动电路及其驱动方法和显示装置

权利要求书

1.一种栅极驱动电路，包括移位寄存器，其特征在于，还包括：

一控多单元，用于接收所述移位寄存器输出的第一脉冲信号，并输出多个第二脉冲信号，所述多个第二脉冲信号用于驱动多条栅线。

2.根据权利要求1所述栅极驱动电路，其特征在于，

所述多个第二脉冲信号的脉冲持续时间相等。

3.根据权利要求1或2所述栅极驱动电路，其特征在于，

在一个图像帧内，所述多个第二脉冲信号的脉冲持续时间之和等于所述第一脉冲信号的脉冲持续时间，且所述多个第二脉冲信号的脉冲持续时间不相重叠。

4.根据权利要求1所述栅极驱动电路，其特征在于，所述一控多单元输出两个所述第二脉冲信号，所述一控多单元包括：

第一薄膜晶体管，其源极与所述移位寄存器的输出端相连，漏极与相邻两条栅线中的奇数行栅线相连，栅极接收第一控制信号；

第二薄膜晶体管，其源极也与所述移位寄存器的输出端相连，漏极与所述相邻两条栅线中的偶数行栅线相连，栅极接收第二控制信号；

第三薄膜晶体管，其源极输入接地电压信号Vss，漏极与所述相邻两条栅线中的偶数行栅线相连，栅极接收第一控制信号；

第四薄膜晶体管，其源极也输入接地电压信号Vss，漏极与所述相邻两条栅线中的奇数行栅线相连，栅极接收所述第二控制信号；

其中，所述第一控制信号和第二控制信号均为频率是所述移位寄存器使用的时钟信号的2倍的时钟信号，且所述第一控制信号和第二控制信号的相位彼此相反。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述一控多单元输出两个所述第二脉冲信号，所述一控多单元包括：

第五薄膜晶体管，其栅极与所述移位寄存器的输出端相连，源极输入第一控制信号，漏极与相邻两条栅线中的奇数行栅线相连；

第六薄膜晶体管，其栅极也与所述移位寄存器的输出端相连，源极输入第二控制信号，漏极与相邻两条栅线中的偶数行栅线相连；

其中，所述第一控制信号和第二控制信号均为频率是所述移位寄存器使用的时钟信号的2倍的时钟信号，且所述第一控制信号和第二控制信号的相位彼此相反。

6.根据权利要求1所述的栅极驱动电路，其特征在于，所述一控多单元输出三个所述第二脉冲信号，所述一控多单元包括：

第七薄膜晶体管，其源极与所述移位寄存器的输出端相连，漏极与相邻三条栅线中的第一条相连，栅极接收第三控制信号；

第八薄膜晶体管，其源极也与所述移位寄存器的输出端相连，漏极与所述相邻三条栅线中的第二条相连，栅极接收第四控制信号；

第九薄膜晶体管，其源极也与所述移位寄存器的输出端相连，漏极与所述相邻三条栅线中的第三条相连，栅极接收第五控制信号；

第十薄膜晶体管，其源极输入接地电压信号Vss，漏极与所述相邻三条栅线中的第二条相连，栅极接收第三控制信号；

第十一薄膜晶体管，其源极也接收接地电压信号Vss，漏极与所述相邻三条栅线中的第一条相连，栅极接收所述第四控制信号；

第十二薄膜晶体管，其源极也接收接地电压信号Vss，漏极与所述相邻三条栅线中的第一条相连，栅极接收第五控制信号；

第十三薄膜晶体管，其源极也接收接地电压信号Vss，漏极与所述相邻三条栅线中的第三条相连，栅极接收所述第三控制信号；

第十四薄膜晶体管，其源极也接收接地电压信号Vss，漏极与所述相邻三条栅线中的第三条相连，栅极接收所述第四控制信号；

第十五薄膜晶体管，其源极也接收接地电压信号Vss，漏极与所述相邻三条栅线中的第二条相连，栅极接收第五控制信号；

其中，所述第三控制信号、第四控制信号和第五控制信号均为频率是所述移位寄存器使用的时钟信号的3倍的时钟信号，且第四控制信号的相位比所述第三控制信号落后120度，第五控制信号的相位比第四控制信号也落后120度。

7.根据权利要求1-6任一项所述的栅极驱动电路，其特征在于，所述栅极驱动电路包括上下级联的多个所述移位寄存器，其中，任一级所述移位寄存器的输出端连接下一级移位寄存器的输入端，任一级所述移位寄存器的复位信号输入端连接下一级移位寄存器的输出端。

8.一种显示装置，其特征在于，设置有权利要求1-7任一项所述的栅极驱动电路。