[发明专利]静电放电保护装置及电路

权利要求书

1.一种静电放电保护装置，包括：

一P型基板；

一N型阱区，形成于该P型基板上；

至少一P型掺杂区，形成于该N型阱区上，其中该至少一P型掺杂区与一受保护的电路的一输入/输出端电性连接；

一第一N型掺杂区，形成于该P型基板上，其中该第一N型掺杂区与一第一节点电性连接，且该至少一P型掺杂区、该N型阱区、该P型基板，以及该第一N型掺杂区构成一硅控整流器；以及

一第二N型掺杂区，形成于该N型阱区上并与一第二节点电性连接，其中部分该至少一P型掺杂区以及该第二N型掺杂区形成一放电路径，当一静电放电事件发生于该输入/输出端时，该硅控整流器与该放电路径将静电电荷分别导至该第一节点与该第二节点。

2.如权利要求1所述的静电放电保护装置，其中部分该至少一P型掺杂区以及该N型掺杂区形成一寄生二极管。

3.如权利要求1所述的静电放电保护装置，其中：

该至少一P型掺杂区还包括一第一P型掺杂区以及一第二P型掺杂区，其中该第一P型掺杂区与该第二P型掺杂区邻接，且该第一P型掺杂区与该第二N型掺杂区构成一放电路径；

该第二P型掺杂区与该第一N型掺杂区，其中该第二P型掺杂区，该N型阱区，该P型基底，以及该第一N型掺杂区构成该硅控整流器；

该静电放电保护电路还包括一第三P型掺杂区形成于该N型阱区之上，且设置于该第一与该第二P型掺杂区之间，其中该第三P型掺杂区域电性耦合至该第一节点；以及

该第一P型掺杂区、该N型阱区，以及该第二P型掺杂区构成一第一寄生BJT，且该第二P型掺杂区、该N型阱区，以及该第三P型掺杂区构成一第二寄生BJT，其中当一静电放电事件发生于该输入/输出端时，该硅控整流器，该第一寄生BJT以及该第二寄生BJT将静电电荷旁路至该第一节点，且该放电路径将静电电荷旁路至该第二节点。

4.如权利要求1所述的静电放电保护装置，其中还包括一第三N型掺杂区，一第四N型掺杂区，以及一栅极结构形成于该P型基板上，其中：

该第三N型掺杂区电性连接至该第二节点，该第四N型掺杂区以及该栅极结构电性连接至一第三节点；以及

该第三N型掺杂区，该第四N型掺杂区，以及该栅极结构构成一第一MOSFET，其中当一静电放电事件发生于该输入/输出端时，该MOSFET将静电电荷导至该第三节点。

5.一种静电放电保护电路，包括：

一P型基板；

一N型阱区，形成于该P型基板之上；

一第一P型掺杂区，形成于该N型阱区之上，其中该第一P型掺杂区与一受保护的电路的一输入/输出端电性连接；

一第一N型掺杂区，形成于该P型基板之上，其中该第一N型掺杂区与一第一节点电性连接，且该第一P型掺杂区、该N型阱区、该P型基板，以及该第一N型掺杂区构成一硅控整流器；

一第二P型掺杂区，形成于该N型阱区之上，其中该第二P型掺杂区与一第二节点电性连接；

一第二N型掺杂区，形成于该N型阱区之上并与该第二节点电性连接，其中该第一P型掺杂区与该第二N型掺杂区形成一寄生二极管；

一栅极结构，形成于该N型阱区之上，且位于该第一及该第二P型掺杂区，其中该栅极结构与该第二节点电性连结；以及

该栅极结构、该第一及该第二P型掺杂区构成一MOSFET，其中当一静电放电事件发生于该输入/输出端时，该硅控整流器将静电电荷导至该第一节点，且该MOSFET将静电电荷导至该第二节点。

6.一种静电放电保护电路，包括：

一P型基板；

一N型阱区，形成于该P型基板之上；

一第一P型掺杂区，形成于该N型阱区之上，其中该第一P型掺杂区与一受保护的电路的一输入/输出端电性连接；

一第一N型掺杂区，形成于该P型基板之上，其中该第一N型掺杂区与一第一节点电性连接，且该第一P型掺杂区、该N型阱区、该P型基板，以及该第一N型掺杂区构成一硅控整流器；

一第二P型掺杂区，形成于该N型阱区之上，且与一第二节点电性连接；

一第三P型掺杂区，形成于该N型阱区之上，且与该输入/输出端电性连接；

一第四P型掺杂区，形成于该N型阱区之上，且与该第二节点电性连接；

一第二N型掺杂区，形成于该N型阱区之上并与该第二节点电性连接，其中该第一P型掺杂区与该第二N型掺杂区形成一放电路径；

一第一栅极结构，形成于该N型阱区之上，且位于该第一及该第二P型掺杂区，其中该第一栅极结构与该第二节点电性连结；以及

一第二栅极结构，形成于该N型阱区之上，且位于该第三及该第四P型掺杂区，其中该第二栅极结构与该第二节点电性连结；其中该第一栅极结构、该第一及该第二P型掺杂区构成一第一MOSFET，该第二栅极结构、该第三及该第四P型掺杂区构成一第二MOSFET，且该第二P型掺杂区、该N型阱区及该第三P型掺杂区构成一寄生BJT，其中当一静电放电事件发生于该输入/输出端时，该硅控整流器将静电电荷导至该第一节点，且该第一与该第二MOSFET及该寄生BJT将静电电荷导至该第二节点。