[发明专利]一种交织型四通道ADC的校正方法及装置

说明书

技术领域

本发明涉及一种交织型四通道ADC的校正方法及装置，属于信号采集技术领域。

背景技术

高速数据采集目前被广泛应用于雷达、超宽带卫星通信等领域，因此对ADC的采集速度以及性能指标提出了更高的要求。目前比较常用的一种高速ADC芯片的内部由四片独立的10bit ADC内核组成，通过标准的SPI接口可以将采集模式配置成四通道、双通道以及单通道模式。

在四通道采样模式下，内部的4片ADC完全独立，各自完成1.25Gsps速率的采样；在双通道采样模式下，在正反相时钟的上升沿进行交叉采样，将两片ADC内核组合完成2.5Gsps速率的采样；在单通道采样模式下，正反相时钟通过相位延迟进行交叉采样，将四片ADC内核组合完成5Gsps速率的采样。

但是在单通道5Gsps采样率情况下，内部四片ADC内核各自完成采样后，它们之间的偏置(OFFSET)、增益(GAIN)以及相位(PHASE)存在差异，数据重组后将会恶化信号的性能指标(信噪比SNR、有效位数ENOB等)。

发明内容

本发明为解决现有的由多个ADC内核组成的高速ADC芯片在单通道采样模式下内部四片ADC内核各自的采样数据因偏置、增益以及相位存在差异，导致数据重组后会恶化信号的性能指标的问题，进而提供了一种交织型四通道ADC的校正方法及装置。为此，本发明提供了如下的技术方案：

一种交织型四通道ADC的校正方法，包括：

将四片ADC内核采集的数据的偏置都调整到数字域512；

将所述四片ADC内核采集的数据的增益都调整到-1dBFS；

将所述四片ADC内核采集的数据之间的相位差分别调整到∏/2、∏和3∏/2。

一种交织型四通道ADC的校正装置，包括：

偏置调整模块，用于将四片ADC内核采集的数据的偏置都调整到数字域512；

增益调整模块，用于将所述四片ADC内核采集的数据的增益都调整到-1dBFS；

相位调整模块，用于将所述四片ADC内核采集的数据之间的相位差分别调整到∏/2、∏和3∏/2。

本发明通过按顺序调整四片ADC内核的偏置、增益和相位差，实现对交织型四通道ADC的校正，从而避免四路数据重组后恶化信号的性能指标。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的具体实施方式提供的交织型四通道ADC的校正方法的流程示意图；

图2是本发明的具体实施方式提供的交织型四通道ADC的校正装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本具体实施方式提供的是一种交织型四通道ADC的校正方法，如图1所示，包括：

步骤11，通过标准SPI接口，完成采样模式的配置。

具体的，单通道5Gsps采样率模式有以下几种：

步骤12，采集数据，通过MATLAB进行FFT分析，并计算出A、B、C、D四个通道的偏置、增益、相位值，以及每种情况下的信噪比、无杂散动态范围以及有效位数指标。

步骤13，将四片ADC内核采集的数据的偏置都调整到数字域512。

具体的，通过SPI接口完成对ADC偏置的校正，首先选择要校正的通道，具体如下表所示：

其次，选择偏置控制寄存器并设定合适的参数以保证每个通道的偏置都为512。偏置控制寄存器的地址为0x20，校正的参考值如下表所示：

可以将0x000~0x3FF量化成小的单位，有利于校正的精确性。

每个通道设定完补偿参数后，一定要将校正寄存器使能，使能寄存器的地址为0x10，配置参数为0x00A8（统一使能偏置、增益、相位）。

步骤14，将四片ADC内核采集的数据的增益都调整到-1dBFS。