[发明专利]一种两级时间数字转换器

权利要求书

1.一种两级时间数字转换器，其特征在于，包括半定制与全定制结合的两级结构，所述结构包括量化电路部分和译码电路部分；其输入为低频参考信号FREF和高频信号HCLK，该转换器中，选择信号发生器和译码电路采用Verilog半定制实现，其余为全定制实现。

2.按权利要求1所述的两级时间数字转换器，其特征在于，两级结构其中的第一级量化结构为缓冲器延时链，高频信号经过延时链，低频参考信号为触发时钟，实现粗量化及高频信半周期的测量。

3.按权利要求2所述的两级时间数字转换器，其特征在于，第一级量化结构中由选择信号发生器、延时模块及选通模块组成时间偏差选择电路，用于选择第一级量化后高频信号延时组与低频参考信号之间最小的时间偏差，其中选择信号发生器采用Verilog半定制的方式分析第一级的量化结果。

4.按权利要求1所述的两级时间数字转换器，其特征在于，两级结构其中的第二级量化结构采用以缓冲器为基本单元的Vernier延时链，实现细量化，同时有缓冲器链的复制链复用Vernier延时链实现两级分辨率比值的测量，另有两个2:1MUX选择选通的时间偏差还是复制链延时差进入第二级。

5.按权利要求1所述的两级时间数字转换器，其特征在于，所述的译码电路用Verilog半定制实现从伪温度计码到二进制码的转换，与量化方案对应，同时实现分辨率的归一化和对高频信号周期的归一化。