[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成嵌入式锗硅的方法。

背景技术

嵌入式锗硅是广泛应用于CMOS器件的一种于PMOS部分的沟道区施加压应力以提高其性能的技术。在形成所述嵌入式锗硅的过程中存在诸多挑战，既有所述嵌入式锗硅自身所面临的问题，例如如何形成具有高含量锗的嵌入式锗硅以及如何控制嵌入式锗硅中的层错缺陷的发生等，又有形成所述嵌入式锗硅的工艺如何更好地与形成所述CMOS器件所应用的其它工艺进行集成的问题，例如如何使所述嵌入式锗硅更靠近沟道区、形成具有更理想形状的嵌入式锗硅、控制形成所述嵌入式锗硅的过程的热预算等。

现有技术中，在CMOS器件的PMOS部分将要形成源/漏区的位置上形成嵌入式锗硅之后，需要实施下述工艺步骤：首先，如图1A所示，在嵌入式锗硅105上形成硅帽层106，以用于后续自对准硅化物的形成；然后，采用湿法蚀刻工艺去除衬底100上的栅极结构101两侧的侧壁结构，所述侧壁结构由一层氮化硅104和一层氧化硅103构成；接下来，以栅极硬掩蔽层102为掩膜，对所述将要形成源/漏区的位置实施LDD注入，以在其中形成轻掺杂漏极（LDD）。在上述湿法蚀刻过程中，所述栅极硬掩蔽层102也会被蚀刻，从而露出所述栅极结构101的栅极材料层的顶角部分，如图1B所示，在后续形成自对准硅化物时，所述露出的栅极材料层的顶角部分也会形成自对准硅化物，这是不期望出现的问题。与此同时，由于所述硅帽层106具有相当的厚度，因此，增大了去除所述侧壁结构的难度。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构的两侧形成有侧壁结构；在所述半导体衬底的将要形成源/漏区的位置形成顶部不高于所述半导体衬底表面的嵌入式锗硅层；去除所述侧壁结构；执行一低掺杂离子注入，以在所述半导体衬底中形成未激活的低掺杂源/漏区；在所述栅极结构的两侧形成另一侧壁结构；在所述嵌入式锗硅层上形成硅帽层。

进一步，形成所述嵌入式锗硅层的工艺步骤包括：先采用先干法蚀刻后湿法蚀刻的方法在所述半导体衬底的将要形成源/漏区的位置形成∑状凹槽；再采用外延生长工艺在所述∑状凹槽中形成所述嵌入式锗硅层。

进一步，所述侧壁结构由一氧化物层和一氮化物层构成。

进一步，采用湿法蚀刻工艺去除所述侧壁结构。

进一步，所述湿法蚀刻包括：先采用热磷酸去除构成所述侧壁结构的氮化物层，再采用稀释的氢氟酸去除构成所述侧壁结构的氧化物层。

进一步，所述热磷酸的温度为110-180℃，处理时间为30s-10min。

进一步，所述稀释的氢氟酸的浓度为0.01-10％，处理时间为30s-10min。

进一步，形成所述另一侧壁结构的工艺步骤包括：采用化学气相沉积工艺在所述半导体衬底上依次形成一氧化物层和一氮化物层，以覆盖所述栅极结构；在所述氮化物层上形成一经图案化的掩膜层；采用干法蚀刻工艺蚀刻未被所述掩膜层所遮蔽的氮化物层和氧化物层，以定义实施一重掺杂离子注入的工艺窗口；去除所述经图案化的掩膜层。

进一步，在形成所述硅帽层之前，还包括执行一重掺杂离子注入并退火的步骤，以在所述半导体衬底中形成重掺杂源/漏区。

进一步，所述硅帽层的形成工艺包括化学气相沉积、物理气相沉积、原子层沉积或者分子束外延。

进一步，所述栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。

进一步，所述栅极结构的顶部形成有栅极硬掩蔽层

根据本发明，可以对所述嵌入式锗硅形成之后实施的所述栅极结构两侧的侧壁结构的去除过程对所述栅极硬掩蔽层的损伤做出补偿，降低所述侧壁结构的去除难度。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A为采用现有技术在PMOS的将要形成源/漏区的位置形成嵌入式锗硅后在所述嵌入式锗硅上形成硅帽层的示意性剖面图；

图1B为在去除图1A中所示器件的栅极结构的侧壁结构后露出所述栅极结构的顶角部分的示意性剖面图；

图2A-图2E为本发明提出的形成嵌入式锗硅的方法的各步骤的示意性剖面图；

图3为本发明提出的形成嵌入式锗硅的方法的流程图。

具体实施方式