[发明专利]沟槽型双层栅MOS的多晶硅间的热氧介质层的形成方法

说明书

技术领域

本发明涉及一种半导体领域中的热氧介质层的形成方法，特别是涉及一种沟槽型双层栅MOS中的多晶硅之间的热氧介质层的形成方法。

背景技术

在功率器件中，沟槽型双层栅功率MOS器件具有击穿电压高、导通电阻低、转换效率高、开关速度快的特性。通常，第一层多晶硅电极作为屏蔽电极与源极短接或者通单独引出，第二层多晶硅电极作为栅极。两层多晶硅电极之间的氧化层厚度需要严格控制，否则会形成漏电或较低的击穿电压。

目前，现有工艺中的两层多晶硅电极之间的氧化层的制备方法，是在第一层多晶硅反刻之后，生长高密度等离子体（HDP）氧化膜，生长的HDP氧化膜要足够厚可以将沟槽（Trench）填满，再进行CMP（化学机械研磨）、光刻、HDP氧化膜反刻，最终在第一层多晶硅上面留下2500埃的HDP作为两层多晶硅之间的介质层。其中，具体的工艺流程如下：

1）在沟槽刻蚀前长一层氧化层作为阻挡层，然后进行沟槽刻蚀；

2）沟槽内介质层生长；

3）第一层多晶硅生长；

4）第一层多晶硅第一步反刻蚀；

5）第一层多晶硅光刻及第二步反刻蚀；

6）高密度等离子体（HDP）氧化膜淀积；

7）HDP氧化膜CMP（化学机械研磨）至剩余3000埃；

8）湿法腐蚀，使沟槽内的第一层多晶硅上剩余2500埃HDP氧化膜；

9）栅极氧化层生长；

10）第二层多晶硅淀积与反刻蚀；

11）形成基极（BODY）和源极（Source）；

12）形成接触孔、金属和钝化层。

其中，现有工艺中的沟槽刻蚀前生长一层氧化层作为阻挡层的cell（MOSFET的原胞）区断面图，如图1所示；现有工艺中的第一层多晶硅两次刻蚀及去除侧壁氧化层后的cell区断面图，如图2所示；现有工艺中的HDP氧化膜生长后的cell区断面图，如图3所示；现有工艺中的HDP氧化膜湿法刻蚀后的cell区断面图，如图4所示。

对于现有工艺，第一层多晶硅第二次刻蚀深度为硅表面以下1.15μm时，HDP氧化硅淀积厚度约1.5μm，HDP氧化硅CMP研磨量约1.2μm，由于HDP氧化膜生长厚度和CMP研磨厚度都很大，所以CMP之后的残余膜厚波动很大。另外，CMP研磨速率在硅片面内不同位置和硅片间存在差异，这也导致了CMP之后的残余膜厚的均一性很差。以上两点导致两层多晶该之间的介质膜厚度的均一性和稳定性都很差。

由于HDP氧化膜在CMP之后残留厚度存在起伏和波动，所以HDP氧化膜反刻之后的残留厚度很难控制，这样会使器件的性能很不稳定。因此，需解决两层多晶硅之间介质层厚度难以控制的问题，以提高沟槽型双层栅功率MOS器件性能的稳定性。

发明内容

本发明要解决的技术问题是提供一种沟槽型双层栅MOS中的多晶硅之间的热氧介质层的形成方法。通过该方法，可解决了两层多晶硅之间介质层厚度难以控制的问题，提高MOS器件性能的稳定性；同时，能避免因为多晶硅尖的两头产生的强电场削弱栅源击穿电压。

为解决上述技术问题，本发明的沟槽型双层栅MOS中的多晶硅之间的热氧介质层的形成方法，包括步骤：

1）在硅基板上，生长第一氮化膜；

2）在硅基板上，进行沟槽刻蚀；

3）在沟槽内，生长介质层；

4）在介质层上，生长第一层多晶硅；

5）对第一层多晶硅进行第一步反刻蚀；

6）对第一层多晶硅进行光刻及第二步反刻蚀，并去除第一层多晶硅上方的沟槽侧壁介质层；

7）在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；

8）在第一层多晶硅上，生长热氧介质层；

9）去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；

10）栅极氧化层生长；

11）第二层多晶硅淀积与反刻蚀；

12）形成基极（BODY）和源极（Source）；

13）形成接触孔、金属和钝化层。

所述步骤1）中，生长第一氮化膜的方法包括：低压化学气相沉积或等离子体增强式化学气相沉积；第一氮化膜的材质包括：氮化硅；第一氮化膜的厚度为500～3000埃。

所述步骤3）中，介质层为氧化膜，厚度为500～3000埃；介质层的生长方式包括：热氧或低压化学气相沉积方式。