[发明专利]半导体器件的形成方法、晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法、一种晶体管的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了一种全包围栅纳米线晶体管；所述全包围栅纳米线晶体管在减小晶体管尺寸的同时，能够克服短沟道效应，抑制漏电流的产生。现有技术形成全包围栅纳米线晶体管的方法如图1至图5所示，包括：

请参考图1，在半导体衬底100表面形成掩膜层101，所述半导体衬底100包括纳米线区113，且所述掩膜层101暴露出纳米线区113以外的半导体衬底表面；所述半导体衬底100为绝缘体上半导体（SOI，Semiconductor On Insulator）；所述绝缘体上半导体包括：基底110、基底110表面的绝缘层111和绝缘层111表面的半导体层112；所述基底110的材料为单晶硅，所述绝缘层111的材料为氧化硅。

所述绝缘体上半导体包括：绝缘体上硅和绝缘体上锗；所述绝缘体上硅较佳的用于形成NMOS晶体管，所述绝缘体上锗较佳的用于形成PMOS晶体管。

请参考图2，以所掩膜层101（图1所示）为掩膜，刻蚀所述半导体层112和绝缘层111，直至暴露出基底110为止，在半导体衬底100内形成若干开口102；在形成若干开口102后，去除掩膜层101。

请参考图3和图4，图4为图3在AA’方向上的剖面示意图，在去除掩膜层101后，去除绝缘层111（请参考图2），形成悬空于基底110上方的纳米线，且所述纳米线两端由绝缘层110支撑。

请参考图5，在去除绝缘层111（图4所示）后，进行热退火处理，使半导体层112（图4所示）形成若干平行排列的纳米线112a，且所述纳米线112a的横截面为圆形。

然而，以现有工艺形成纳米线、以及后续形成全包围栅纳米线晶体管的尺寸偏大，导致半导体器件的集成度较低。

更多全包围栅纳米线半导体器件的形成方法，请参考公开号为US2011/0133162A1的美国专利文件。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，以及一种晶体管的形成方法，减小所形成的纳米线尺寸、以及全包围栅纳米线晶体管的尺寸，从而提高半导体器件的集成度。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括：基底、基底表面的绝缘层、以及绝缘层表面的半导体层；在所述半导体衬底表面形成若干掩膜层，所述掩膜层暴露出部分半导体衬底表面；以所述掩膜层为掩膜，采用第一各向异性的湿法刻蚀工艺刻蚀所述半导体层，在所述半导体层内形成第一开口，所述第一开口暴露出绝缘层表面；在形成第一开口后，去除所述掩膜层；在去除所述掩膜层后，采用第二各向异性的湿法刻蚀工艺刻蚀所述半导体层，在相邻第一开口之间的半导体层内形成第二开口，所述第二开口暴露出绝缘层表面；在形成第二开口后，去除部分所述绝缘层，形成悬空于基底上方的纳米线；在去除绝缘层后，对所述纳米线进行热退火，使所述纳米线的横截面变为圆形。

可选地，所述第一开口顶部的宽度为5-100纳米。

可选地，所述第一开口或第三开口的顶部尺寸大于底部尺寸。

可选地，所述第一开口或第三开口的侧壁与所述绝缘层表面呈50~60度角。

可选地，还包括：在形成第一开口后，在所述第一开口的侧壁形成氧化层；所述氧化层在热退火工艺之前被去除。

可选地，所述氧化层的形成工艺为热氧化工艺。

可选地，去除绝缘层后所形成的纳米线横截面为三角形。

可选地，所述掩膜层的宽度为5-100纳米。

可选地，所述半导体层的厚度为20~1000纳米。

可选地，所述半导体层的材料为硅或锗。

可选地，所述第一各向异性的湿法刻蚀工艺或第二各向异性的湿法刻蚀工艺的刻蚀液为氢氧化四甲基胺、氢氧化钠、氢氧化钾、氢氧化锂或氨水。

可选地，所述热退火工艺的时间为5秒~5小时，温度为650℃~1150℃，保护气体为氢气或惰性气体，气压为0~760Torr，所述惰性气体为氩气、氦气或氖气。