[发明专利]MOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种MOS晶体管的形成方法。

背景技术

随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值每年以30％的速度发展。静态随机存储器是集成电路中一种重要部件，其尺寸小、密度高。在半导体存储器件中，静态随机存取存储器件(SRAM)与动态随机存取存储器(DRAM)器件相比具有更低的功耗和更快的工作速度的优点。静态随机存取存储器又可以很容易地通过位图测试设备进行物理单元定位，研究产品的实效模式。此外，静态随机存取存储器的良率可以作为衡量一种半导体整个制程良率的重要指标，因此研究静态随机存取存储器件的制造方法受到越来越多的关注。

静态随机存储器的单元可以分为电阻负载静态随机存储器单元和互补金属氧化物半导体(CMOS)静态随机存储器单元。电阻负载静态随机存储器单元采用高电阻值的电阻作为负载器件，而互补金属氧化物半导体静态随机存储器单元采用P沟道金属氧化物半导体(PMOS)晶体管作为负载器件。

在互补金属氧化物半导体静态随机存储器包含多个NMOS晶体管和PMOS晶体管，由于制造工艺的不同，导致所制造晶体管的阈值电压不同，从而导致静态随机存储器内部器件不兼容或所制造的静态随机存储器与电路中的其它器件不兼容。晶体管的阈值电压主要与制造过程中晶体管薄膜叠层的结构和形成方法、晶体管各部分临界尺度、离子注入的种类和条件等因素有关。现有技术中，主要通过改变侧壁的厚度的方法改善所制造静态随机存储器内部晶体管之间的不兼容问题。

在公开号为CN101640187A的中国专利申请中还可以发现更多关于改善静态随机存储器中晶体管之间兼容性的现有技术。

然而，随着晶体管特征尺寸的不断减少，通过改变侧壁的厚度的方法无疑会增大MOS晶体管所占的体积，进而不利于晶体管特征尺寸的减小。

发明内容

本发明解决的问题提供一种MOS晶体管的形成方法，以形成阈值电压可调节的MOS晶体管，提高所形成MOS晶体管的兼容性。

为解决上述问题，本发明提供了一种MOS晶体管的形成方法，包括：提供衬底；在所述衬底表面由下至上依次形成背栅极、背栅介质层、体区域、第一功能层和前栅介质层，所述第一功能层用于提高沟道区域中载流子的迁移速率；刻蚀所述前栅介质层和第一功能层，形成暴露出部分体区域的第一凹槽；沿所述第一凹槽对所述体区域进行离子注入，形成重掺杂区；在所述第一凹槽内填充金属层，形成与重掺杂区连接的插塞；在重掺杂区之间的前栅介质层表面由下至上依次形成第二功能层和前栅极，所述第二功能层用于降低沟道区域的漏电流。

可选的，所述第一功能层的材质为拓扑绝缘材料，所述拓扑绝缘材料为Bi₂Te₃、Bi₂Se₃或Sb₂Te₃。

可选的，所述第二功能层的材质为氮化硅或者氮氧化硅。

与现有技术相比，本发明技术方案具有以下优点：

通过在前栅介质层下方形成内部绝缘、界面允许电荷移动的第一功能层(拓扑绝缘材料)，来改善MOS晶体管沟道区域中载流子的迁移速率，进而调节MOS晶体管的阈值电压，提高位于同一器件中不同类型MOS晶体管(PMOS晶体管与NMOS晶体管)的匹配度。

另外，通过在前栅介质层上形成第二功能层来降低MOS晶体管沟道区域的漏电流，降低MOS晶体管的最低可操作电压(minimum operating voltage)，提高MOS晶体管阈值电压的可调节范围以及稳定性，进而提高所形成MOS晶体管的电学性能。

附图说明

图1至图11为本发明MOS晶体管的形成方法一个实施例所形成MOS晶体管各阶段的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有半导体器件中包含多个NMOS晶体管和PMOS晶体管，由于制造工艺的不同，导致所制造NMOS晶体管和PMOS晶体管的阈值电压不相同，进而导致半导体器件内部的各器件不兼容或所制造的半导体器件与电路中的其它器件不兼容。