[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种减少金属镍（Ni）硅化物对半导体器件沟道区的侵蚀的方法。

背景技术

基于较窄的线宽、较小的薄层电阻和较少的硅消耗量等优点，硅化镍已经被广泛用作接触（contact）金属硅化物。现有的MOS晶体管工艺中，通常按照下列工艺次序在栅极结构的顶部以及源区和漏区的表面形成硅化镍：源/漏区离子注入，高温退火→预清洗半导体衬底表面→沉积镍金属层和TiN保护层→进行第一次退火→选择性蚀刻去除未与硅发生反应的镍→进行第二次退火。在上述退火处理的过程中，包括所形成的硅化镍在内的金属镍硅化物会横向侵蚀栅极下方的沟道区，如图1所示；这种横向侵蚀会导致晶体管元件的电短路，例如在晶体管源、漏和阱之间的电短路，从而最终导致半导体器件成品的低良率。

上述侵蚀现象与金属镍硅化物在形成阶段的不稳定性以及金属镍的高扩散性有关，在金属镍硅化物的形成阶段存在不同的分子态，例如Ni₂Si，Ni₃Si和Ni₃₁Si₁₂，这些分子态的金属镍硅化物的电阻率较高，不适合直接作为接触层，在随后的阶段会进一步转变成电阻率较低的硅化镍（NiSi）；在更高的温度下，硅化镍（NiSi）转变为热动力学稳定的分子态NiSi₂，NiSi₂的形成会多消耗额外的硅，并且在半导体芯片中存在的热力学应力的作用下会加剧金属镍硅化物对MOS晶体管沟道区的横向侵蚀。

因此，需要一种半导体器件的制造方法，期望该方法能够有效地解决上述问题，以便提高半导体器件制造的成品率。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构两侧的半导体衬底中形成有源区和漏区；形成一金属镍层，以覆盖所述栅极结构以及所述源区和所述漏区；执行一离子注入过程，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属铂层；执行退火处理，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属镍硅化物层，其中，所述金属镍硅化物层中形成有所述金属铂层。

进一步，在形成所述金属镍层之前，还包括对所述半导体衬底进行预清洗的步骤。

进一步，采用物理气相沉积法或溅射法形成所述金属镍层。

进一步，所述金属镍层的厚度为3-50nm。

进一步，在实施所述离子注入之前或者之后，还包括在形成的所述金属镍层上形成Ti/TiN保护层的步骤。

进一步，所述Ti/TiN保护层的厚度为3-50nm。

进一步，所述离子注入的能量为1-40keV。

进一步，所述离子注入的剂量为1.0×e¹³-5.0×e¹⁴atom/cm²。

进一步，所述退火处理包括：对所述半导体衬底进行第一次退火；去除未与硅发生反应的金属镍层和所述Ti/TiN保护层；对所述半导体衬底进行第二次退火。

进一步，所述第一次退火的温度为200-350℃，退火时间为1-50s。

进一步，所述第二次退火的温度为400-600℃,退火时间为1-50s。

进一步，所述栅极结构包括依次层叠的栅极介电层和栅极材料层。

进一步，在形成所述金属镍层之前执行所述离子注入过程。

根据本发明，通过所述金属铂层的形成，在随后执行的退火过程中，可以对所形成的金属镍硅化物向器件沟道区的扩散起到阻挡作用，减少金属镍硅化物对器件沟道区的横向侵蚀。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为金属镍硅化物对半导体器件沟道区的侵蚀的示意图；

图2A-图2D为根据本发明示例性实施例的方法减少金属镍硅化物对半导体器件沟道区的侵蚀的各步骤的示意性剖面图；

图3为根据本发明示例性实施例的方法减少金属镍硅化物对半导体器件沟道区的侵蚀的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。